基于结构频谱的蛋白质结构相似性分形比较

来源 :中国电子学会第十四届信息论学术年会暨2007年港澳内地信息论学术研讨会 | 被引量 : 0次 | 上传用户:minloveyou
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
为了对蛋白质空间结构进行比较分析,本文采用二阶矩进行蛋白质质量主成份分析,以此构建蛋白质统一坐标系,在此统一坐标框架下,利用小波变换进行蛋白质三维空间结构频谱的建立,并进而对蛋白质三维结构频谱进行分形分析。实验结果与提供蛋白质结构比较的网站CE(http://cl.sdsc.edu/)所对应的数据相比较,结果表明,本方法快速有效,可对蛋白质空间结构进行多层次比较。
其他文献
本文提出了一种Ku波段的波导功率分配合成器,分析了该结构中的物理参数对结构性能的影响,通过HFSS软件仿真设计了一款小型化的波导空间功率分配合成网络。仿真结果表明,这种合成网络具有体积小、回波损耗和插入损耗低的特点,在小型化微波固态功率合成技术中有非常好的应用。
本文通过分析电感电流伪连续(pseudo-CCM)模式的单电感多路输出(SIMO)DC/DC转换器的稳态特性,研究了各种寄生效应对系统转换效率的影响。通过Matlab系统仿真,验证了各系统参数与系统性能之间的关系,完成了PCCM模式的SIMO转换器的优化设计,提高了系统的转换效率。该PCCM模式SIMO转换器优化设计对实际的系统设计具有一定的参考意义。
随着系统芯片(SoC)复杂性的提高,在验证上的投入迅速增加,各种验证技术应运而生,SoC芯片的软硬件协同验证技术更吸引了IC从业人员的注意力。本文比较了基于虚拟原型机的和基于硬件开发板的两种软/硬件协同验证方法,设计了基于FPGA的SoC芯片软硬件协同验证的硬件开发板平台,完成了软件设计和系统调试,并成功应用于一款专用SoC芯片的系统验证。
DDR2SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容,需要通过DDR2 SDRAM控制器使得DDR2 SDRAM可以应用到微处理器中。本文介绍了DDR2 SDRAM的基本操作和指令,并给出了DDR2 SDRAM控制器的设计方法,重点在于指令调度和重排序模块的设计,以提高总线利用率,并使用Altera公司的FPGA 器件 Stratix Ⅱ GX EP
近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点,相应地高低压兼容CMOS工艺技术应用也越来越广泛。本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用N-WELL和N管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压NMOS、PMOS器件嵌入在商用3.3/5V 0
在产品工作条件下由于周期性的温度变化而导致的焊点蠕变疲劳失效是封装器件所面临的关键问题,考虑到时间和经济性等方面的原因,基于有限元仿真的焊点疲劳寿命评估技术成为目前焊点可靠性评估的重要手段。本文从有限元建模、焊点本构模型的选择和焊点的寿命预测方法三个方面讨论了基于有限元仿真的焊点评估方法,研究结果对焊点的可靠性评估有一定的指导意义。
本文主要从集成电路的物理设计入手,通过分析电磁干扰发生的三个方面——干扰源、耦合路径及干扰设备,找出芯片电磁干扰的主要问题,给出了相应的防治措施,并提出一种在标准单元布局的芯片标准单元电源地之间增加去耦电容的方法,来减小因为器件高速开关引起的电压波动,达到减小电磁噪声的目的.实验结果表明,这种方法在不增加额外的芯片面积的情况下,对减小瞬时开关噪声有较好的效果。
在IC技术迅猛发展的今天,传统的封装技术已经无法满足人们对于高性能、高集成度、高可靠性电路的要求,于是人们开始探索直接使用裸芯片。本文阐述了裸芯片应用技术发展的必然性以及直接使用裸芯片需要解决的问题,介绍了在借鉴硅基裸芯片的质量与可靠性研究成果,对如何获取与已封装微波芯片具有同等质量与可靠性水平的微波裸芯片进行了研究。
第三代半导体材料即禁带宽度大于2.2eV的宽禁带半导体材料,以禁带宽度增大的顺序,主要包括SiC(3.2eV)、ZnO(3.32eV)、GaN(3.45eV)、金刚石(5.45eV)、AlN(6.20eV)等。目前SiC和GaN的研究相对较为成熟。这两种材料在高温、高频大功率器件和短波长光电子器件方面很有潜力,是目前半导体材料和器件研究领域的热点。本文主要阐述了GaN材料及其异质结在生长方法、材料
电子微组装技术(MPT)被称为第五代组装技术,是基于微电子技术特别是集成电路技术和计算机辅助系统发展起来的先进组装技术。微组装技术主要以电路结构微细加工、厚薄膜制造和多层布线技术等微电子技术为基础,综合运用计算机辅助系统的设计技术、高密度多层基板制作技术和倒装焊等芯片贴装及焊接技术、以及通过叠层方式的三维立体组装技术,实现有效利用组装空间,最大限度地缩小电路所占的面积和体积,提高信号的传输速度和可