【摘 要】
：
随着制造工艺的不断提升,互连线已成为影响集成电路性能的重要因素之一.本文首次提出并实现一种基于时钟周期自动测量电路的多倍频传输设计方法.该方法无需引入高频时钟,
【机 构】
：
上海高性能集成电路设计中心 201204
【出 处】
：
第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
论文部分内容阅读
随着制造工艺的不断提升,互连线已成为影响集成电路性能的重要因素之一.本文首次提出并实现一种基于时钟周期自动测量电路的多倍频传输设计方法.该方法无需引入高频时钟,拓展了多倍频传输的应用场景、并且可以根据环境因素(工艺、电压和温度)的变化进行自动校准,实现了可靠性与灵活性的结合.根据本文提出的方法,在一款多核SoC芯片中实现了四倍频源同步数据传输FIFO,在性能不变的前提下使得芯片全局互连长线开销减少3/4.该SoC芯片经过流片实测,测试结果表明传输接口长时间运行稳定,时钟周期自动测量结果符合预期,周期测量结果偏差在50ps以内.
其他文献
在大数据和云计算的时代背景下,数据中心的计算密集度越来越高,需要处理的数据量与日俱增,要求数据中心有很强的计算能力的同时功耗开销尽可能低,因此一些具有高灵活性和
单粒子瞬态(SET)效应对锁相环的工作状态有严重影响,并且会导致锁相环进入失锁状态.本文提出双模互锁技术以消除锁相环中分频器和鉴频鉴相器的SET敏感性,该技术不仅可以
房地产企业财务分析关系着企业发展战略的选择和制定，灵活使用财务分析方法，保证财务分析的效率与质量能有效提升企业竞争实力。本文在阐述房企财务分析方法应用问题的基础上，就
随着游戏、动画、高清视频等需求的快速增长，用于图形图像处理的SoC芯片的数据处理能力越来越强，对片外存储性能的需求也越来越大。具有大容量，高速率的DDR3 SDRAM芯片已经
采用EPMA、XRD、TEM等手段分析了压水堆核电站主管道用Fe20Cr9Ni铸造奥氏体不锈钢中σ相的成分和结构,通过等温时效处理、金相组织分析,研究了σ相析出动力学,获得了σ相析出
Xilinx提供的片上存储器IP核最多提供两个端口A、B,而双端口存储器可能无法满足实际的工程需要.为了满足同时有多个读写请求的情况,基于已有的存储器IP核设计并验证了一
传统的写电路使用一个固定的脉冲电压来改变阻变存储单元的状态，但是研究发现当其阻值改变后若电流还继续流经单元，则会对其内部结构产生影响，降低阻变存储单元的寿命。本文
基于对公司企业内部控制有效性研究。首先分析出内部控制有效性的概述；其次通过产品研究的效率低、职责权限分配不清楚还有业务处理环节存在缺陷这三个方面分析出公司企业内部
MPEG-4视频编码是基于内容的编码标准，提出编码的基本操作单元VOP的概念，分为帧内、帧间编码方式，运用一系列的视频编码算法，通过DCT变换、量化、熵编码等过程，将图像变换成了