论文部分内容阅读
随着集成电路的发展，封装互连的不利影响增大，由CMOS输出驱动单元引起的同步开关噪声严重制约高速ADC的性能。文章对同步开关噪声的产生机理进行理论分析和数学推导，提出一种适用于高速ADC的低噪声CMOS输出驱动单元设计。采用0.18μmCMOS工艺，对电路进行模拟仿真。仿真结果表明，该电路能够有效抑制同步开关噪声，与传统CMOS输出单元相比，最大噪声电压下降50％。