论文部分内容阅读
利用开环方法获得了激励变量项和状态变量项与或关系的电位异步时序逻辑电路的一般逻辑表达式，在逻辑函数余式理论的基础上，导出了消除组合险象的异步时序逻辑电路的一个，两个外部激励下的修正项。为最终彻底解决时序险象建立了坚实的基础，提供了最为有用的前提条件。
异步电路中的修正项形成
【摘 要】
：
利用开环方法获得了激励变量项和状态变量项与或关系的电位异步时序逻辑电路的一般逻辑表达式，在逻辑函数余式理论的基础上，导出了消除组合险象的异步时序逻辑电路的一个，两个外
【机 构】
：
师范学院计算机科学系(黄石)
【出 处】
：
大连--香港国际计算机会议
【发表日期】
：
1998年期
其他文献
该文提出了对一类时序逻辑电路进行逻辑参数提取时用于ＳＰＩＣＥ模拟的激励波形自动生成方法，利用该方法可以很快产生这类时序电路的模拟激励波形，从而可以加快逻辑参数的提取过程，保证参