片上众核处理器硬件同步机制研究

来源 :2010年中国计算机大会 | 被引量 : 0次 | 上传用户:crowboy2000
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
同步机制是片上多核/众核处理器正确执行和协同通信的关键,其效率对处理器的性能非常重要.本文针对片上众核体系结构,提出了两种硬件粗粒度同步机制,集中式同步机制和分布式同步机制,分别通过片上的集中式锁管理器和分布式锁管理器来实现;以片上同构众核处理器Godson-T模拟器为平台,通过量化评估程序,评估比较了提出的两种硬件支持的同步机制与基于原语的软件同步机制的性能.结果表明,硬件支持可以使得片上众核处理器的同步机制性能明显提高,而分布式锁管理器的扩展性要好于集中式锁管理器.
其他文献
电子断层技术允许在分子分辨率级上研究复杂生物大分子的三维结构.迭代重构算法是解决其三维重构问题的有效算法,但由于收敛速度慢,计算量大没有得到广泛应用.本文针对联合代数迭代算法的缺点提出了一种针自适应联合代数迭代算法,采用四种关键技术提高算法的收敛速度和节省运算时间.实验结果表明这些关键技术能够加快结果的收敛速度,提高重构结果精度.而且,为了解决三维重构计算需求量大的问题,本文提出了一种基于GPUs
针对无线传感器网络中控制信道饱和问题以及三重隐终端问题,提出了一种异步多信道MAC协议-RIM.为验证RIM的实际性能,进行了模拟和真实实验,实验结果表明:与其它多信道MAC协议相比,随着信道教及网络负载的增加,RIM增加了吞吐量,降低了传输所消耗的能量,达到了能量有效的目的.
随着无线传感器网络的发展以及WiFi基础设施的广泛应用,室内环境基于位置服务成为人们关注的焦点.本文设计及实现了一种基于WiFi SoC的低功耗定位节点.该节点采集室内环境中多个无线接入点的信号强度,发送给服务器进行节点定位.该节点联合采用周期性睡眠与基于加速度传感器的运动检测机制降低能耗.
传感器网络是物联网和未来智能化世界的核心技术,被认为是未来与高速Internet网,高速移动移动网并列的三大信息基础设施之一,它跨越设备种类多,需求多样性强,工作环境差异性大,对软件设计和软硬件交互都提出了较高要求.本文设计并实现了一套基于服务组件架构的可重构低功耗传感网内核,通过服务组件架构和层次化解决平台差异性和多样外设的问题,并在此基础上支持可重构快速组装应用系统;成功融合了基于事件的模式和
本文提出了基于合作博弈的网格资源管理算法CGRM和作业调度算法GSA-CGRM。算法思想是将资源作为合作博弈的参与者,作业在网格环境中的等待时间作为合作博弈的收益函数,网格环境中的作业到来是一个随机过程。算法针对某一时间提交到网格环境中的作业量,通过合作博弈寻找资源之间接收作业量的纳什均衡点,形成资源合作联盟,来满足用户应用程序的需求,参考Min-min的作业调度策略,将网格中的作业按照资源接收作
在Web服务组合和交互之前,必须保证服务间的兼容性和互操作性.死锁指交互双方都处于等待接收消息的状态,导致流程非正常停止,进而形成的服务不兼容问题.现有自动化适配方法认为死锁不可被自动适配,而本文则通过将死锁适配问题转化为对线性逻辑命题的证明求解,实现自动化的服务流程死锁适配.同时,本文还将Pi演算与线性逻辑结合,实现适配器流程的快速提取.此外,进一步利用线性逻辑的资源敏感属性,保证适配后的服务流
P2P系统通过层叠网的方式将地域上分散的用户组织起来,实现了用户闱资源的有效共享.对于P2P这类自组织系统而言,用户的共享成为它们健康运行的关键因素.但同时,P2P系统中用户的“搭便车”行为也导致系统很难成为可信计算平台,因此,作为促进系统用户共享的有效手段,激励机制得到了广泛关注。但激励机制中部分恶意节点的假设使激励机制在真实系统中收效甚徽:另一方面,许多研究分析搭便车现象对于P2P系统的影响后
随着社会信息化和行业信息化的普及、提高,信息正呈现出爆炸式增长趋势,公众对计算、通信和网络的服务的要求越来越高.当今,以电信网基础设施为主干网络,利用因特网协议提供广泛的网络互联,已成为通信网发展的必由之路.而方兴未艾的云计算技术也为人们提供了一种新的服务模式.通信技术正逐步趋向于计算技术与应用发展,计算技术与应用正朝向网络与服务提供方向发展,通信技术和计算技术正在真正走向融合.电信运营商纷纷提出
文章给出一个通用的针对复杂功能部件的形式化验证方法.该方法基于寄存器传输级设计,利用设计中的结构信息将电路划分为控制部分和运算部分分别验证.文章给出了标识数据的时间标记法,针对控制部分中数据抽象的通用抽象规则,以及对运算部分进行分割处理的技术.本文的方法成功应用于龙芯3号处理器浮点乘加部件的验证,实践表明该方法能够发现传统模拟仿真方法难以发现的隐藏很深的错误,能够有效支持工业级功能部件的验证.
随着处理器上集成的核的数量的增多,在开展体系结构研究时软件模拟的速度会大大降低。如果利用纯硬件进行仿真,虽然可以提高速度,但不易修改和调试。本文设计了一个基于FTGA的软硬件混合的多核处理器模拟器,其在FPGA上使用硬件对指令集中的常用指令进行模拟。通过FPGA片上软核以及PC主机对复杂指令以及存储和外设进行模拟以保证模拟器的灵活性。在具体实现中。以16段流水多周期时分复用的方式对MIPS Ⅱ指令