DDR3 PHY的DFT集成设计和验证

来源 :第18届全国信息存储技术学术会议 | 被引量 : 0次 | 上传用户:just1015
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  目前,为了加快芯片的上市周期,SoC(System on Chip)更趋向于使用可复用的IP(Intellectual Property)核。由于高速内存接口DDR3采用了8次预取技术,其主流速度可以达到800Mbps,因而也备受青睐。当DDR3 PHY作为一个高速IP核时,其DFT(Design For Testability)集成设计和验证难度加大。本文采用了从JTAG(Joint Test Action Group)接口中加载测试码,进而启动内部的BIST(Built-In Self Test)逻辑来控制内外部loopback路径的方法来验证DDR3 PHY的数据传输功能。这为验证高速接口IP核的模拟和数字路径的高传输速率提供了有效的方法,还能有效地降低测试成本。此外,对DDR3 PHY进行综合后的物理设计时,由于布局布线难度较大,使得DDR3 PHY的工作频率会降低。针对这种情况,在验证时采用降低JTAG的测试时钟频率的方法,再去采样DDR3 PHY的数据,得到的测试码仍能使其在测试时正常工作。
其他文献
  在实际应用中,RAID5有比较广泛的应用,因此本文讨论RAID5.在不同的行业,请求的数据块大小可能不同,因此,有必要对不同数据块大小的请求进行分析.本文分析不同数据块大小
为了准确把握当前低空空域研究的热点方向和发展态势,借用信息可视化技术,绘制国内外低空空域研究的知识图谱,直观形象地揭示该领域研究的前沿热点和演进历程.研究结果显示:
  随着分布式存储系统规模的不断增大,其面临的可靠性问题日益凸显.RAID等底层的可靠性增强方法已无法满足分布式存储系统的需求,而文件系统内部实现的可靠性增强机制又不具
会议
  基于忆阻器的存储和运算研究正受到越来越多的重视。采用忆阻器高效地实现异或逻辑操作可以提高基于忆阻器的逻辑运算的效率,从而为构建更复杂的阻态运算做准备。在已有的
  在raid5写条带(strip)数据的时候,如果突然系统断电、系统崩溃、磁盘位错误等故障,可能导致写条带数据单元( chunk)数据丢失的发生,从而导致在降级模式下无法通过正常的
会议
2021年1月,天津航运指数(TSI)下设的北方国际干散货运价指数(TBI)共发布20次,指数在前半月连续攀升,后半月逐渐回落.rn前半月,煤炭市场运价持续上涨,粮食市场运价连续走高,金
期刊
我的父亲王炎是一位电影艺术家,导演过《战火中的青春》、《冬梅》、《独立大队》、《从奴隶到将军》、《许茂和他的女儿们》、《悠悠故人情》等十几部电影,晚 My father, W
  服务商目前普遍采用的集中式社会网络体系结构存在三个问题:1)数据私密性问题;2)高昂的软硬件成本问题;3)单点失效问题。解决这些问题的方法是分布式社会网络。本文系统地介
如果有人问,上海女孩最大的特质是什么,能够得到一致认同的答案大概有以下几个:现代、独立、懂得争取自己的女性地位。在和马伊俐聊天的过程中,她将这几种特质有些张狂的表现
  在嵌入式与实时应用中,由于系统工作环境恶劣等原因,大容量实时存储技术的发展和应用一直没有发生根本性的变革。然而,随着嵌入实时应用的不断发展深化,以及大容量闪存存储设
会议