【摘 要】
：
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
论文部分内容阅读
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组深度为15;采用部分并行的方式完成校验比特的计算,在保证吞吐率的同时减少编码器的面积;通过模式配置RAM的方式保存DVB-S2标准中的所有21种编码模式所需的校验矩阵,实现编码的可配置特性。用Verilog语言实现了所设计的编码器,在Virtex-4下对编码器进行综合,综合频率可达199.481MHz,能满足DVB-S2的应用需求.
其他文献
1994年，我们利用某摩托化拉练部队执行军事露营科目训练之机，观察了60名官兵对寒冷刺激的反应，以研究冬季军人露营的应激反应和应激损伤，为探讨其防护措施提供依据。1对我和方法
在电子商务迅猛发展的今天，网店成为许多人创业的首选。但由于竞争激烈，存活率不到10%。然而，在淘宝网有一家ID为“用心创世界”的居家用品专卖店，却用了不到一年时间就冲到了两钻信誉。 如果我告诉你，这家网店的5个合伙人全是盲人，你会信吗？ 除了干按摩，我们无路可走吗？ 2003年8月，读大三的我，患上了急性青光眼，成了全盲。听到医生说不可能再恢复的那一刻，我的心像被掏空了一样。 正常人无
高速缓冲存储器(Cache)技术是现在处理器设计中的核心技术之一.本文详细论述了DX DSP这款高性能DSP的一级数据Cache的设计,对一级数据Cache的结构及跨边界访问、失效流水、分
DMA控制器是高性能DSP必不可少的部件,DMA能有效降低CPU的负荷,提高CPU的利用率以及数据传输速度.本文根据X-DSP的性能要求和应用环境设计了一款DMA控制器,仔细考虑率了低功
本文主要是根据DSP指令并行位的编码方式,设计了一种新的译码方法——多米诺译码方法。该译码方法能满足功能要求,同时也能够满足延时要求,不会增加控制的复杂度,实现方法却
X处理器(下简称X)是国防科技大学设计的一款高性能定点DSP,其指令控制部件具有跨取指包边界派发和指令预取功能.本文描述了X指控部件的设计,并提出逻辑结构上的改进方案,将派
本文介绍了十读/六写DVDSP寄存器文件的设计.利用与DVDSP寄存器文件结构相同的0.18um寄存器文件,采用设计迁移的方法将设计迁移到0.13um,对迁移后不满足性能要求的部分重新设
黄永玉九十了，“世界长大了，我他妈也老了！”这是他由衷地发出的感慨。 他的一生，走过太多的地方，吃尽了种种苦难，也享到了莫大的福分。从家乡凤凰，到厦门集美学校，抗战时的内地，辗转台湾、香港，最终回到北京，乃至晚年驻足的意大利、法国……而上海，在他的眼中，始终有着极为重要与特殊的地位与意义。“年轻时在上海的日子，没一天不辛苦，可我始终是那么爱这个城市，没有原因，也不需要原因。” 在上海图书馆举办
X-DSP是自行研制的一款低功耗嵌入式数字信号处理器(DSP), 本文在分析X-DSP引导加载流程和主机接口(HPI)引导模式的基础上,结合HPI工作原理,在全芯片模拟环境下,设计了一套高
时钟子系统的功耗研究和优化是微处理器低功耗设计中的一个非常关键的问题。本文从同步数字集成电路中时钟网络的各组成部件入手,研究了时钟网络的功耗模型,并深入分析了同步