切换导航
文档转换
企业服务
Action
Another action
Something else here
Separated link
One more separated link
vip购买
不 限
期刊论文
硕博论文
会议论文
报 纸
英文论文
全文
主题
作者
摘要
关键词
搜索
您的位置
首页
会议论文
多晶硅平坦技术研究
多晶硅平坦技术研究
来源 :第十五届全国半导体集成电路、硅材料学术会议 | 被引量 : 0次 | 上传用户:Wangyu
【摘 要】
:
介绍了在原有多晶硅平坦技术之上,采用新工艺利用现有的外延、精密减薄工艺,增加了两道工艺流程设置,使得多晶硅平坦化后,多晶硅表面平整度提高,同时为后工艺加工提供了有利保障。
【作 者】
:
冯建
王大平
吴建
陈俊
徐俊
【机 构】
:
中国电子科技集团公司 第二十四研究所 模拟集成电路国家级重点实验室,重庆 400060 中国电子科
【出 处】
:
第十五届全国半导体集成电路、硅材料学术会议
【发表日期】
:
2007年10期
【关键词】
:
集成电路
布线工艺
介质平坦化技术
多晶硅
下载到本地 , 更方便阅读
下载此文
赞助VIP
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
介绍了在原有多晶硅平坦技术之上,采用新工艺利用现有的外延、精密减薄工艺,增加了两道工艺流程设置,使得多晶硅平坦化后,多晶硅表面平整度提高,同时为后工艺加工提供了有利保障。
其他文献
Anaerobic hydrogen production of molasses from mixed microbial communities immobilized by activated
Molasses wastewater was evaluated as substrate for biohydrogen production by anaerobic fermentation in a novel continuous mixed attached growth reactor (CMAGR) with aeration pretreated sludge attached
会议
biohydrogen production
continuous mixed attached growth reactor
molasess wastewa
新型三维横向功率器件SLOP-LDMOS的设计
对所提出的新型三维横向功率器件SLOP-LDMOS的工作原理进行分析,借助仿真器设计该器件的结构参数。该器件在N区的注入剂量为4×1012cm-2,P区注入剂量为4.85×1012cm-2时,SLOP-LDMOS的击穿电压为288V,比导通电阻为30.78mΩ·cm2;相对于LDMOS的51.04mΩ·cm2(340V)降低了39.69%,较好改善了击穿电压与比导通电阻的矛盾。
会议
肖特基场效应器件
优化设计
结构参数
仿真分析
基于门控时钟的数字IC低功耗设计技术探讨
功耗优化是现代VLSI设计的关键技术。日益增长的便携式电子产品市场,比如PDA、移动电话、数字摄像机和数码相机等都对低功耗有着迫切需求,它们不断推动着这个领域的研究与发展。另外,功耗问题也已经成为VLSI设计所必须考虑的一个关键问题。随着芯片集成度的增长,散热问题成为影响设计可靠性和封装成本的主要因素。所有这些使得功耗优化将成为VLSI设计中面临的核心问题。门控时钟技术是一种最常用的低功耗技术,本
会议
超大规模集成电路
门控时钟技术
电路功耗
优化设计
高速A/D转换器时间参数测试原理及方法研究
A/D转换器是武器装备中比较重要的元器件。在研究A/D转换器时间参数测试原理及方法基础上,通过积木式仪器组合的方式,验证了测试原理的正确性。
会议
武器装备
高速A/D转换器
时间参数
测试方法
关于电应力击穿SiO2的缺陷带模型研究
采用Harrison变分法,研究了SiO2的缺陷能带结构和性质。当SiO2中形成缺陷能带时,引起应力感应漏电流(SILC);当缺陷的间距更近时发生软击穿(SBD);当缺陷的间距达到临界值时,发生不可逆转的硬击穿(HBD)。用一维缺陷原子链描述SiO2击穿通道,缺陷的势垒高度随着缺陷间距的减小而下降,SBD和HBD的特性差别源于击穿路径上的缺陷间距的差别。
会议
二氧化硅薄膜
电学性能
击穿效应
模拟分析
超薄SiO2的软击穿到硬击穿的电流突发性转变
采用SiO2的缺陷带模型解释电应力击穿SiO2薄膜由软击穿(SBD)到硬击穿(HBD)的电流突变。结果表明,当击穿通道上的缺陷原子的距离达到临界距离时,SiO2由具有低势垒的绝缘体,转变成Mott-Like缺陷导体,由此形成了软击穿(SBD)到硬击穿(HBD)的I-V特性的突变。
会议
二氧化硅薄膜
电学性能
击穿效应
模拟分析
一种高压大功率微波PIN器件用硅外延片
介绍了一种高压大功率微波PIN管用N型硅外延材料的制作工艺,即在常压外延设备上,采取特殊的工艺控制,在电阻率<0.002Ω·cm的N型衬底上实现了200um厚层超高阻外延生长。
会议
PIN二极管
硅外延片
制造工艺
材料性能
同质外延生长SiC外延层及表面形貌分析
在硅面(0001)方向偏8°4H-SiC衬底上生长外延层,生长温度为1580℃,压力为100mbar,采用气垫旋转技术的低压水平热壁反应系统(LP-HW-CVD),得到了高质量的外延层。外延层表面形貌用扫描电子显微镜(SEM)和原子力显微镜(AFM)测量。测量表明,生长的4H-SiC外延层有很好的晶体结构和光滑的晶面,外延层表面无微管缺陷。生长速率为5μm/h,厚度均匀性为1%,无意掺杂浓度为n型
会议
碳化硅
晶体生长技术
同质外延
结构表征
同质非有意掺杂4H-SiC外延研究
采用低压化学气相淀积(LPCVD)方法,在偏向晶向8°N型4H-SiC(0001)Si面衬底上水平热壁反应室进行同质外延生长。SEM扫描发现晶片并没有很明显的表面缺陷,C-V法测试出来的结果发现其无意掺杂的外延层为N型,其浓度为1.2×1015cm-3。对其无意掺杂的晶片进行初步分析,其厚度的均匀度都≤2%。
会议
碳化硅半导体
掺杂技术
同质外延
表面分析
HCl气腐在硅外延工艺中的应用研究
介绍了一种高阻厚层硅外延工艺。通过控制电阻率小于0.02Ωcm的重掺P型衬底的自掺杂,得到了P型高阻厚外延层,外延层的电阻率大于60Ωcm,厚度大于60μm。该工艺技术已经应用到硅外延片生产中,结果表明:外延片能够满足先进器件制作的需要。
会议
硅材料
制造工艺
汽相外延
腐蚀机理
与本文相关的学术论文