论文部分内容阅读
处理器体系结构模拟器是现代高性能处理器设计的重要组成部分,通过使用模拟器可以帮助研究人员针对具体的应用设定相应的最佳的体系结构,节省了系统开发周期并能很快给出时钟精确的模拟结果.本论文基于多线程并行的机制开发出一种全并行的多核模拟器(TMP-SIM).该模拟器可以获得9.7百万每秒的指令模拟速度,高于目前主流的基于总线架构的多核模拟器.另外,该模拟器具有并行访问冲突的检测机制,优于传统的多核模拟器.