【摘 要】
：
本文提出一种基于大数据时代特征的Cache数据一致性结构。大数据时代下，有数据量大、数据类型多、数据处理快速和价值密度低四大特征，多核处理器中各本地Cache 只有少量的
【机 构】
：
国防科技大学计算机学院 长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
本文提出一种基于大数据时代特征的Cache数据一致性结构。大数据时代下，有数据量大、数据类型多、数据处理快速和价值密度低四大特征，多核处理器中各本地Cache 只有少量的共享数据副本，需要一种新型的Cache数据一致性结构以减少不必要Cache数据一致性操作的需要，达到处理器性能要求。本文结合大数据时代下的特点和基于目录的数据一致性机制的优点，提出一种新的Cache数据一致性结构，减少大目录的存储开销和延迟，同时缓解总线监听机制总线争用严重，带宽较高等问题，保证处理器总体性能。
其他文献
Matrix是一款用于无线通信领域的高性能DSP,具有SIMD特征,其向量处理部件(VPU)是一种可扩展向量运算簇结构,为了充分发挥Matrix体系结构中向量运算簇灵活可扩展的特点,本
随着多核技术的发展，为提高DSP芯片的并行计算能力，共享存储体得到了广泛的运用，本文结合QX芯片共享存储体的结构和布局,针对共享存储体的数据通路特点,研究了共享存储体物理设
本文针对锂离子电池正极材料的研究热点,使用微波液相结晶法制备FePO4以及通过固相法制备Li FePO4。首先,研究了微波液相结晶过程中反应时间和反应温度对结晶产率的影响;在此基础上研究了金属离子掺杂对FePO4电化学性能的影响,并利用X射线衍射分析(XRD)、扫描电镜(SEM)、电感耦合等离子体质谱(ICP-MS)以及电化学分析等手段表征了产品的晶体结构、形貌和电化学性能。其次,以葡萄糖、Li2
针对传统Cache机制的最近最少使用替换算法在突发性访存及周期性的批量访存等情况下命中率降低的问题，提出了一种融入优先权的Cache行替换机制。该机制通过提供接口给用户
XDSP的共享存储控制器采用分体结构，并应用了连续编址和交叉编址的混合编址模式，支持无冲突多体访问，降低多请求访问同一Bank体的冲突概率。支持6请求同时访问SMC部件，并采用
设计实现了双通道快速核内DMA (IDMA)控制器.IDMA支持L1(L1P/L1D)、L2以及外部配置空间(CFG)之间进行数据传输,包括IDMA0和IDMA1两个通道.其中,IDMA0一次传输数据量最大
Matrix2 DSP是由国防科学技术大学微电子所自主研发基于GCC支持64位指令的DSP,计算中有大量的32位操作。本文在Matrix2体系结构的基础上,简要分析了GCC内部编译的优化遍,
Matrix DSP是一款用于无线通信领域的高性能DSP处理器，具有创新的体系结构和指令集，其应用的特殊性要求编译器系统必须支持一些不规则的指令，如无符号运算指令、扩展运算指
在ARMv7指令集的基础上，通过对所有指令进行分析，选择其中的五类指令(数据处理，跳转，存取，块存取，乘法类)来设计一种32位RISC处理器内核。本文提出了一种分三条流水线来实现所
在研究和设计多核处理器上,模拟器发挥着至关重要的作用.Gem5模拟器是目前被广泛采用的多核处理器模拟器，但其不能实现对片外内存的真实模拟，针对Gem5模拟器的缺陷,设计实现了G