一种满足可生存性的Ad hoc网络路由策略

来源 :第十二届计算机工程与工艺全国学术年会(NCCET08) | 被引量 : 0次 | 上传用户:gggmtdh2009
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
作为多跳自组织网络,Ad hoc网络在许多特殊环境应用过程中体现出了许多特殊的属性。而网络可生存性研究则是近年来网络信息系统研究的热点.本文从Ad hoc网络路由协议出发,针对Ad hoc网络可生存性研究提出了一种满足可生存性的路由策略,并对数据转发过程做了实例分析.
其他文献
本文设计并实现了一款应用于X-DSP中的指数编码器,它是一种在对累加器中的值进行规格化操作时,给桶形移位器提供移位值的专用硬件电路.该指数编码器在2.5 V的工作电压下,工作频率为200 MHz时,平均功耗为1.772mw,符合高性能低功耗DSP的要求.
本文采用SMIC 0.25um 工艺,设计了一款用于DSP领域的CMOS锁相环电荷泵.该电荷泵电路有可编程的偏置电流,电流大小由锁相环的倍频系数控制.并且在一定程度上解决了传统电荷泵存在的问题。电荷泵的输出也达到了相当宽的范围:0.6V-2V.
Y型DSP是一款具有强大的数据处理能力的高性能、超低功耗数字信号处理器,本文针对Y型DSP的数据运算单元,着重研究了其特殊的结构组成——包括一个双乘累加单元、一个移位单元、一个算术逻辑运算单元和一个寄存器堆等四个功能部件,并在深入分析Y型DSP指令系统以及性能需求的基础上,研究了各个子部件的内部结构和数据通路,为后续的设计实现提供了极具价值的,详尽可靠的依据.
A-bis模式广泛应用于部分高性能微处理器和语音通信系统,能对语音信号进行了更深一层的压缩,从而减少了数据传榆的带宽.本文在分析研究A-bis工作机理的基础上,设计了A-bis模块,并在X型DSP中正确实现.
本文设计了一款应用于多核多线程处理器中的高速寄存器文件.该寄存器文件在硬件上支持4线程处理,大小为128-entry×72-bit,具有3读2写端口.针对其支持多线程的特点,主要采用了带预判断的动态译码器、偏斜的驱动链、快速的读出控制电路和精细调节的时钟等优化处理技术,有效的提高了该寄存器文件的速度.模拟结果表明,在0.13μm工艺下,最大延时小于250ps,达到了设计目标。
多核多线程微处理器能够同时开发指令级并行和线程级并行,是当前微处理器领域的研究热点.线程选择策略是影响多核多线程微处理器性能的关键因素之一.为了高效地为微处理器核内执行部件提供充足的指令、提高处理器资源的利用率,本文研究了基于LRU算法的线程选择策略,对LRU控制逻辑进行改进,通过设置计时器控制逻辑、控制线程的切换时机来避免线程频繁切换对处理器性能的影响.利用状态转换逻辑、计时控制逻辑、排序逻辑和
近些年来,虚拟化技术由于其突出的优点受到工业界和学术界的重视,但是虚拟化技术会带来额外开销,特别是在Many-Core平台下大量虚拟机同时运行,I/O虚拟化会造成系统的I/O性能大幅下降,目前针对这方面的研究已经成为虚拟化技术研究的一个热点问题。本文首先分析了现有的I/O虚拟软件和硬件实现技术,针对现有的软硬件技术在Many-Core平台下应用存在的问题,提出了一种面向Many-Core框架下的具
FT64-2是国防科学技术大学计算机学院自主设计并实现的面向科学计算的64位高性能流处理器.本文的工作是为FT64-2流处理器设计并实现它的汇编器.本文首先介绍了流体系结构的基本概念,其次,介绍了FT64-2的体系结构及其特点,并介绍了其指令集.然后具体说明了FT64-2汇编器的四个主要功能模块.最后,详细介绍了基于这四个模块的汇编器实现.经过测试,本文设计实现的FT64-2汇编器可以正确并高效地
当前超级计算机正在从高性能计算机向高效能计算机发展,这要求超级计算机不仅要有很高的性能,而且要达到很高的计算密度,要达到很高的性能/功耗比.一种有效的提高计算机系统运算速度的方法是采用基于FPGA的协处理器来加速应用软件的关键算法执行.通过把高性能计算算法中固有的并行运算部分硬件化来实现HPC应用加速.本文主要讨论使用FPGA来实现BLAS数学库的加速.
DDR3已经逐步进入了PC机的时代,对DDR3内存进行深入地分析和研究很有必要.本文从计算机硬件技术分析的角度,结合与DDR2的比较,对DDR3内存的关键技术进行了初步系统地分析和研究.