【摘 要】
：
本文针对sigma-deIta调制器提出了一种可使用全数字激励的可测性设计(DFT)结构．在测试模式下，通过复用调制器自身的反馈DAC，利用数字位流信号即可快速准确的完成对调制器SNR，DR，THD等参数的测试．而无需提供高精度模拟测试激励．文中对与单环二阶sigma-delta调制器和2-1MASH调制器进行了DFT设计，在理想无干扰以及引入噪声等非理想参数的情况下，通过MATLAB Simul
【机 构】
：
北京大学微电子学系SOC测试中心 北京 100871 电子元器件可靠性物理及其应用技术国家级科技重
论文部分内容阅读
本文针对sigma-deIta调制器提出了一种可使用全数字激励的可测性设计(DFT)结构．在测试模式下，通过复用调制器自身的反馈DAC，利用数字位流信号即可快速准确的完成对调制器SNR，DR，THD等参数的测试．而无需提供高精度模拟测试激励．文中对与单环二阶sigma-delta调制器和2-1MASH调制器进行了DFT设计，在理想无干扰以及引入噪声等非理想参数的情况下，通过MATLAB Simulink行为仿真验证了这种结构的准确性及高效性．
其他文献
随着工艺的进步，片上系统使用多核与众核是未来发展的一种趋势，传统的二维网格(2D-mesh)型拓扑结构通信效率低、功耗和时延大等缺点变得越来越明显．本文首先分析对比了几种常用拓扑结构在多核与众核情况下的性能，进而提出采用布线复杂度较低、性能较好的蝴蝶型胖树(BFT)拓扑结构来解决片上系统的设计和测试问题．并针对基于BFT型的片上网络提出了一种组播路由协议和节点编码设计方案，用来完成对相同核的组播测
随着芯片功能和性能的不断提高，众核和多核处理器的可测试性设计(DFT)也变得日益复杂．传统的可测试性设计方法将整个芯片作为一个模块，进行扫描设计和存储器内建自测试设计，难以保证众核处理器的测试质量和测试开发周期．模块化的可测试性设计方法既能实现单个模块与周围其它模块之间的独立性，又能使设计具有可扩展、高可测试性、低功耗以及易实现的特性，是解决上述问题的有效途径．本文基于Godson-T 16核处理
测试数据压缩技术能有效降低对昂贵的ATE性能要求．本方提出一种对称编码方法，能有效的提高测试数据压缩率，降低测试成本．传统的编码技术采用对0游程或1游程进行编码，但由于ATPG工具生成的测试集中存在大量的无关位(X位)，因此以前编码方法未能有效利用测试集的特征．本文采用对称计算游程的方法，它同时对本文提出的四类对称性游程编码，且能减短对应码字长度，有效提高压缩率．实验结果和理论分析表明本文方案能较
传统的基本树空间压缩器是一种零混叠的空间压缩器结构，其中AND，OR，NAND和NOR被用来压缩被测电路的输出端．但是,由于在传统的基本树空间压缩器中没用是用XOR结构，这将导致压缩率在某些条件下恶化．为了提高传统的基本树空间压缩器的压缩率，本文提出了一种改进的基本树空间压缩器结构．改进的基本树空间压缩器将XOR门引入来提高基本树空间压缩器的压缩率，除此之外，本文也提出了一种简单的，基于故障仿真的
提出一种测试数据压缩方案，利用测试向量与扫描链中响应数据的分块相容，进一步增加被编码测试向量中的无关位;降低了线性反馈移位寄存器中编码种子的度数，最终达到压缩测试数据的目的．该方案不增加额外的测试向量，解压电路简单，仅需一个LFSR和简单的控制逻辑．
提出一种结合运行时异常的静态-刹试方法，将故障检测及控制流扩展交替重复执行：故障检测导致控制流上添加代表运行时异常的边，额外添加的边又导致检测到更多的故障，这个过程重复迭代到控制流不再扩展为止．应用异常模式状态机描述运行时异常的特性，通过其故障状态发现运行时异常；应用运行时异常控制流作为故障检测的运行环境，在传统控制流上增加处理运行时异常的边；结合现有静态测试技术，通过迭代方程生成运行时异常控制流
软件测试是保证软件质量的重要手段，测试用例生成是软件测试的关键环节之一．本文结合软件工程实践，考察了软件测试过程中经常出现的失效现象，提出了一种基于相似性度量的第三方测试用例生成方法．该方法不是平均分配测试用例，而是根据已发生的软件失效规律，寻找最有可能引发失效的测试序列和测试输入，适合于当得不到软件源代码、软件的输入变量很多、输入空间很大时的场合．
软件体系结构描述系统的高层结构和行为特征，软件体系结构描述语言ADLS是对软件体系结构的形式化描述．本文在软件体系结构描述语言Wright的基础上，引入了一种图形的表示方法，即动态行为图(BG图)来表示相关的构件间的动态行为及它们之间的关系，在此基础上，又提出了软件体系结构测试覆盖准则，并根据BG图中路径的定义，给出了BG图中测试路径生成算法的基本思想．最后以C／S体系结构为倒，验证了该方法在生成
随着晶体管特征尺寸的缩小、晶体管密度的增大、工作电压的降低以及工作频率的升高，集成电路芯片对电压扰动、电磁干扰以及辐射等各种噪声干扰变得更加敏感，使处理器的可靠性面临日益严峻的挑战．容错设计是提高计算系统可靠性的重要方法．为了更好地指导容错设计，需要统计分析各种故障对计算系统可靠性的影响．搭建可靠性评估平台的主要目的就是快速准确地评估各类故障对计算系统可靠性的影响．我们分析了现有的可靠性评估方法，
日益增加的集成电路测试成本变得越来越难以接受，因而本文提出了一种简单而有效的解决方案．该方案把循环移位技术应用到测试数据压缩中，比起一般的移位技术，该方案更能有效地利用测试集中无关位．结合类异或逻辑运算，所提方案累积无关住，进一步提高测试向量与其参考向量的相容性和反向相容性．在编码过程中对各种可能移位状态进行统计，建立Huffman树，找出最优化编码形式，因而可以增加短码字的利用率,减少长码字的使