【摘 要】
:
为了提高可信网络接入的灵活性,提出了一种基于等级划分的层次化可信网络框架,详细说明了可信属性的划分规则和可信等级的评估方法,着重指出了该框架在可信网络中的实际应用。另外,给出了在层次化可信网络中终端的接入过程。仿真实验表明,该框架在保证网络系统安全性和可信性的同时,能够增加终端接入网络的灵活性,并为各厂商可信网络设备的互联、互通和互操作提供支撑。
【机 构】
:
吉林大学计算机科学与技术学院,长春 130012 中国移动沈阳分公司,沈阳 110011
论文部分内容阅读
为了提高可信网络接入的灵活性,提出了一种基于等级划分的层次化可信网络框架,详细说明了可信属性的划分规则和可信等级的评估方法,着重指出了该框架在可信网络中的实际应用。另外,给出了在层次化可信网络中终端的接入过程。仿真实验表明,该框架在保证网络系统安全性和可信性的同时,能够增加终端接入网络的灵活性,并为各厂商可信网络设备的互联、互通和互操作提供支撑。
其他文献
最近几年,计算机体系突破了冯诺曼的框框,遘向多处理器结构道路,组成模仿生物的智能的神经网络。光刻和晶片制造技术的进步,使计算机硬件的成本大降,通信带宽,取代了记忆体和处理器,成为计算系统中最渴求的资源,怎样在芯片间,传输最多的信号,成为一个重要的话题。本文提出一种芯片间的通信通道,模拟生物神经脊,将多个神经结堆叠成为螺旋形的脊索。把数以百计的芯片,连接成一组经过总线联结的网络,为多处理单元并行运算
首先针对多处理器嵌入式系统特点,提出了基于硬件芯片和模块功能的配置项划分方法;其次从第三方测试角度,提出了配置项级与系统级相结合的软件测试策略;在此基础上,提出了在线仿真测试、整机模拟测试、目标机测试等相结合的测试方法。测评实践表明,所提出的测试策略和方法能更为有效地提高多处理器嵌入式软件的测试质量。
最优测试序列的产生是一个NP完全问题。因此,在最优解和计算复杂度之间寻求一种平衡的近优测试序列算法受到普遍关注。本文中,我们提出应用α-β剪枝策略与Minimax近优测试序列算法结合,这将以更高计算效率得到与Minimax同样的测试序列。在理想情况下,α-β剪枝后比不剪枝前的计算效率将提高一半。通过对实例分析和实验结果,验证了该方法的有效性。
本文针对目前国内外尚无专用于Noc测试的平台的现状,提出了一种基于FPGA的NoC测试平台设计。该平台能够实现常用的NoC拓扑结构,多种路由算法,并能进行各级故障建模和故障插入。本文着重介绍了测试平台的设计思路、switch中虚通道和路由仲裁器的设计,介绍了平台的各种功能的实现方式。文章给出了部分设计的RTL描述和使用QUATUS 8.1进行的时序仿真结果,验证了平台部分设计的正确和有效性。
存储技术发展极其迅速,为了及时跟踪存储新技术,主要对业界典型存储部件架构进行研究,讨论存储部件的核心技术,提出网络存储部件典型的体系架构和进一步研究工作,最后阐明了实现自主知识产权的安全可信存储部件的想法。
旅行商问题(TSP)是经典的组合优化问题,本文提出两种新的采用Hopfield网络求解TSP问题的算法。通过改进传统Hopfield网络求解TSP问题设计的能量函数,简化了Hopfield网络的神经元数目和结构,提高了算法优化效率。另外本文通过固定出发点等价相应的环路解,缩小了优化范围,减小了求解空间维数,在保证所求解的正确性与可行性的基础上大幅减少了计算开销,提高了算法速度。仿真结果表明,对能量
RFID(Radio frequency identification)作为一项高速发展中的技术,其实际应用中的安全问题一直备受人们的关注。目前,国内外的专家、学者已经在多方面提出了一系列解决方案,包括物理方法、基于密码学的安全协议,以及二者的结合应用等,但其中很多种方法都存在一定缺陷,且研究空间渐小。针对于此,本文从RFID系统硬件加密角度出发,提出了一种基于可重构、可扩展设计的RFID安全芯片
本文提出一种代理移动IPv6(PMIPv6)网络容错方法,解决PMIPv6中两类移动管理实体,区域移动锚点LMA和移动接入网关MAG的可靠性问题。针对PMIPv6中LMA的单点故障问题,在同一PMIPv6域内进行多LMA部署,并引入LMA主-备关系,通过备-LMA对主-LMA主动的失效检测和服务接管,实现失效LMA的快速服务恢复。针对PMIPv6中失效MAG服务不可替代问题,在域内构建多个MAG池
传统模拟验证方法和形武化验证方法在面临复杂大规模设计时,性能和处理能力的缺陷日益突出。为了融合二者的优点,避免各自不足,本文改进并实现了一种半形式化的验证方法。首先,提出了控制状态变量和一般控制变量的概念,以及从代码中识别和提取这两类变量的方法。利用此方法能够从目标设计中较为精细的抽象出部分核心电路逻辑,获得抽象距离信息。然后通过一种抽象信息引导的激励生成算法,对获得的抽象信息的有效性进行了检验。
随着嵌入式存储器广泛应用于集成电路设计中,对其进行故障诊断与失效分析是提高芯片成品率的一种必要手段。由于嵌入式存储器自身可控制和可观测性较差,通常需要在片内设计诊断电路来保存失效信息以满足故障诊断和失效分析需求。在高失效密度下,研究面积开销小、数据传输量少的故障诊断电路具有重要意义。本文提出了一种将失效向量进行失效位扩展并编码后存储为失效位图的电路结构。在此基础上,针对传输数据量过多导致测试时间过