论文部分内容阅读
在数字信号的处理过程中,基于快速傅里叶变换(FFT)算法占有重要的位置,其运算时间对于数字信号的处理性能以及数据的吞吐率有着极其重要的影响,流水化结构的设计在硬件设计模块中是具有着其自有的优势,有助于提高时钟频率,甚至对于面积的优化有一定的作用。本次的FFT是基四变换的硬件设计,并在FPGA上得到实现。