不使用查找表的高速统一8B/10B编码器

来源 :第十八届计算机工程与工艺年会暨第四届微处理器技术论坛 | 被引量 : 0次 | 上传用户:x111678
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  8B/10B编码在USB 3.0和众多串行总线中得到了广泛应用,其主要由数据码和控制码两部分构成.通过深入分析8B/10B编码,尤其是控制码的特点,提出了控制与数据融合的编码方法,将控制码编码统一于数据码编码过程之中,避免了对控制码的单独编码,简化了编码过程.在此基础上实现了不使用查找表的统一8B/10B编码器.实验结果表明,在某主流工艺下该编码器运行频率可达3.0GHz以上,其电路面积开销较使用查找表的编码器降低了80%左右.
其他文献
多向受荷动力锚是一种依靠自身重力势能以及在水中自由下落而获得动能贯入到海床中的锚泊基础,由于其具有安装成本低和安装速度快的优点,目前已在墨西哥湾和西非海域得到应用。但是相对其他类型的动力锚,多向受荷动力锚重量较轻,表面积较大,外形相对比较复杂,这些特点导致在强度梯度较大的土体中沉贯深度较浅,而较浅的沉贯深度则会导致较低的承载力,而且锚有被拔出的风险。为了解决沉贯深度较浅的问题,课题组提出了在动力锚
学位
  随着现代集成电子技术的不断发展,对电源电路的各方面性能提出了越来越高的要求.低压差线性稳压器以其成本低,噪声低,功耗低,高速率等特点而被广泛应用.本次设计主要研究
会议
  本文对某高性能DSP芯片的内核进行逻辑综合。分析综合结果发现,关键路径集中在寄存器文件、功能部件及存储体上。所以,把寄存器文件进行手工半定制,将电路导出的门级网表带
会议
  并行存储体结构硬宏单元多,面积开销大,物理实现面临严峻挑战.有限的面积将导致硬宏单元的紧密排列,引发局部拥塞的现象.该文以1.0GHz YHFT-DX芯片内核阵列存储体为背景,利用
针对现在设计中采用由负latch和正latch组成上升沿触发的触发器普遍存在速度慢、功耗大等问题,本文借鉴触发器标准单元的设计结构,提出了一种运算速度快、功耗小的快速脉冲触
  本文介绍了普通双通路浮点加法器的基本结构,对其各个模块的主要功能和流程进行分析。根据实际应用中对3站实现的GHz速率浮点加法器的需求,对双通路浮点加法器进行了设计和
  基于40nm工艺下YHFT-DX芯片的乘加运算模块(VMAC),充分利用网格型时钟网络具有长公共路径,时钟偏差小,负载能力强等优点,设计并实现网格型时钟网络拓扑结构,分析内容包括网格
  随着半导体设计制造业全球化趋势的不断加强,在芯片设计和生产的多个环节都可能被第三方恶意地植入硬件木马。由于硬件木马一般由攻击者精心设计实现,对底层硬件进行了修改
会议
硬件木马已经成为芯片硬件安全和计算机系统可靠性的一个新的威胁,认证"安全芯片"中存在硬件木马与否受到人们的广泛关注.文章在简述硬件木马检测技术以及工艺偏差对侧信道功
水是生命之源,生存之本。随着工农业生产的发展,各部门用水量急剧增加,再加上我国水资源时空分布不均及水资源利用效率低下,使我国农业水资源供需矛盾日趋突出。节水成为人类的共