论文部分内容阅读
本文介绍了基于CPLD器件应用的MULTIBUS 总线存储器模块设计过程。运用CPLD可编程逻辑器件的技术,实现模块的多总线、局部总线、双口SRAM的控制逻辑,简少了中小规模集成电路器件的数量、外部线路和结构,易于修改和调试,并提高了模块的可靠性。为多总线模块的升级及优化设计提出了较好的方法。