节点控制器NC(node controller)是分布式共享内存计算机系统的核心部件，为了充分验证NC逻辑功能并准确评估系统性能，满足处理器的高带宽处理需求，本文提出了一种全高速FPGA原型验证平台设计思想，通过建立CPU-FPGA和FPGA-FPGA间全高速互连通路，可实现带宽匹配并显著降低数据传输延迟；通过多片大容量FPGA承载NC逻辑，有效保障NC逻辑稳定运行在100MHz以上，采用与FPGA高效匹配的DDR3控制器，数据速率达到606Mb/s～1066Mb/s.该平台实现兼顾节点控制器NC逻辑规模、外部接口、cache一致性目录访问等多种需求，重点解决了芯片间高速互连、DDR3内存访问、电源、时钟和系统复位设计等关键问题，实验结果表明，相关设计均达到预期要求，从而进一步论证本文所提出的全高速FPGA平台和实现方法的可行性.此FPGA平台设计同样可用于高速网络交换、路由芯片逻辑功能验证，具有广泛的适用性.