论文部分内容阅读
本文提出了一种新的SDH设备时钟的实现方法.该方法以大规模FPGA和数字信号处理算法为核心,运用数字相位法的量化和综合理论,将数字滤波的算法和其他的功能全部集成在单片FPGA上.本文给出了方案的实现框图,并对方案进行了仿真和实际测试.理论分析和测试结果表明该方案很好的满足ITU-T G.813建议的要求.该文的方案实现成本低,可以作为定时的模块嵌入到各种SDH设备中,从而大大提高系统的性价比.