论文部分内容阅读
为了提高基于商用器件(COTS)的空间信息处理系统在空间环境中的抗单粒子翻转(SEU)能力，提出了基于FPGA的多级容错机制，即系统级的双机容错设计和模块级的存储模块冗余设计，其中存储模块的冗余设计包括对SRAM的纠锗检错(EDAC)设计和对FLASH的三模冗余(TMR)设计。经过可靠性分析以及实验验证表明，多级容错机制使得空间信息处理系统的抗SEU能力得到了显著提高。论文提出的多级容错机制已成功实现，并运行良好。