论文部分内容阅读
针对DSP芯片面临的"存储墙"挑战,根据指令和数据的失效特点,基于YHFT-XDSP芯片设计实现了一款带有数据过滤机制的分离式预取部件.与传统的基于减小Cache失效率的预取优化策略不同,它旨在减小Cache失效开销,命中状态下从预取缓存取数,且取数流水线时钟开销大幅减少,能显著提升CPU访存性能.