模数转换器中,基于过采样和噪声整形技术的∑-△A/D转换器有着高精度、高集成度的优势,适合用来实现数字通信系统和信号处理系统中的模拟接口部件。∑-△调制器作为∑-△ADC的核心部件,决定着整个转换器的分辨率和带宽。设计中处理好速度与分辨率的关系是∑-△调制器的一个研究热点。 本文根据∑-△调制器的特性,通过对不同结构的调制器进行对比,集中研究高采样速率、高分辨率的∑-△调制器的实现方法。给出一个三级六阶级联(2-2-2)∑-A调制器的设计方案。采用Matlab Simulink环境,在考虑非理想因素(包括时钟抖动、热噪声、有限增益、有限带宽、压摆率、饱和电压等)的条件下构建电路模型,进行行为级模拟,仿真结果表明：该调制器在采样速率为102 MHz时,信噪比为87 dB,有效位数达到14 bits,实现了高分辨率下高采样率的∑-△A/D调制器的设计目标。根据设计验证的模型参数,对调制器的主要单元模块包括时钟产生电路、积分器中的运算放大器、比较器等,采用CHARTER 0.25 μm的工艺库在Cadence环境中进行电路设计,最后通过仿真验证,表明所设计的电路满足设计要求。