为了形成在调制解调领域的自主知识产权核，本文重点研究了如何设计一个高性能、低功耗、小型化的GFSK数字解调的硬件IP。在简要介绍GFSK调制解调的基础上，对当前的GFSK解调方案进行了深入分析，提出了本文采用的GFSK数字解调方案。通过浮点数仿真、定点数仿真、FPGA验证和版图设计，最终送去流片和封装，形成自主的解调芯片。　　 本研究主要内容包括：⑴针对GFSK信号使用的相干解调和非相干解调的具体实现方法进行研究。再对GFSK解调的实现方法进行理论分析，确定本文使用的解调算法。⑵对GFSK解调算法构建仿真模型进行仿真，通过仿真结果分析，证明本文采用的解调算法能够达到所要求的性能指标。⑶对本文中仿真通过的解调方案进行定点数仿真，搭建定点数仿真模型，通过浮点数的定点化分析量化误差是否会影响整个系统的仿真结果，并且通过确定数据的比特位宽降低系统的功耗。⑷对本文中的解调模块进行了FPGA验证，通过功能仿真和时序验证后在搭建的开发平台上进行FPGA原型验证。⑸对设计进行逻辑综合、布局布线以及静态时序分析等，完成本文IP的ASIC实现，最终送往代工厂流片和封装厂完成封装，同时给出了详细的芯片测试方案。研究结果表明，本文采用的GFSK解调方案，在信噪比是12dB的高斯自噪声信道下，解调的误码率在0.1％以内。符合预期的设计目标，完全可以满足对解调模块性能要求。本文的研究形成了自主研发的IP核并为后续研究复杂通信系统奠定了基础。