随着信息技术的发展,IC设计更加复杂,嵌入式存储器在SoC芯片面积中所占的比例越来越大。由于本身单元密度很高,嵌入式存储器容易造成硅片缺陷,降低了芯片的成品率。目前,芯片的测试己成为制约系统集成度和规模的瓶颈,传统的自动测试设备已经不能满足大规模集成电路测试的需求,而内建自测试的方法已经逐步运用到存储器测试中。本文分析了存储器主要的故障模型,并对存储器测试的各种方法进行比较,确定存储器内建自测试是一种比较有效的方法,在研究嵌入式存储器内建自测试技术相关理论的基础上,重点剖析了各种March测试算法特点,得出March C算法是能够检测存储器各种常见故障的有效算法。采用自顶向下的思想对存储器内建自测试系统进行设计,运用VHDL硬件描述语言描述整个系统结构,使用一种改进的March C算法——March C+算法,基于有限状态机实现存储器内建自测试电路设计,并用ModelSim SE 6.2b工具进行仿真,验证了整个设计的正确性。本设计对传统的存储器内建自测试电路结构进行优化,将测试向量生成器、地址向量发生器和读写控制器集成在BIST控制器一个模块中,使结构更合理,降低了设计难度;同时避免了模块及模块间的通信信号过多不利于调试的缺点,而且节省了芯片面积;在系统时钟频率为5MHz,仿真精度为1ns的情况下,完成整个存储器内建自测试所需要的时间是2.1701ms,达到减少测试时间的目的;本设计的IP具有通用性,当对其他的存储器系统进行测试设计时,只需要修改本设计中存储器输入输出端口的位数,就可以应用到另外的存储器测试系统中,因此具有很强的可移植性。