论文部分内容阅读
模数转换器(Analog Digital Converter,ADC)作为模拟系统和数字系统接口的关键部件一直被广泛应用于各种微控制单元(Microcontroller Unit,MCU)。MCU就是日常生活中用到的单片机,它集成了内处理器、计数器、存储器(FLASH、ROM)、串口通讯(I2C、SPI、UART)、模拟模块(ADC、CLOCK、LDO)、以及I/O端口等为一体的集成芯片。近年来,逐次逼近型(Successive Approximation Register,SAR)ADC凭借其功耗低、精度高和面积小等综合优势,特别适合对速度要求不高却需要满足低功耗和中高精度的MCU。本课题在系统分析SAR ADC的基础上,研究了基于混合式电容-电阻架构的12 bit SAR ADC,完成芯片的电路设计并将其成功集成在通用MCU上,最后完成了流片并测试验证。本设计的主要创新工作体现在以下几点:(1)围绕低功耗、高精度及低成本的折衷,本设计采用了混合电容电阻型(C-R)ADC结构。高6位有效位(Most Significant Bit,MSB)采用电荷按比例缩放,低6位有效位(Least Significant Bit,LSB)采用电压按比例缩放。在高位电容式的设计中,使用了温度计编码+二进制译码方式,并在版图布局中采用共质心的对称结构,可有效抑制寄生电容、器件失配及信号串扰。低位电阻串分压结构仅采用一条电阻串,有效减少了功耗的产生。在本模块中还提出了一种提高SAR ADC中DAC转换精度的新型方法,使DAC网络具有更加精确的采样性能。(2)考虑到比较器的精度、速度和功耗对整个A/D转换器的性能产生重要影响,本设计采用了预放大锁存比较器设计,其内部包括主要由四个部分级联构成:偏置启动电路、折叠式共源共栅运放电路、Latch比较器和RS触发器输出级。折叠式共源共栅运放电路是整个比较器的核心部分,其优点是不仅能提升电源电压噪声抑制能力,提高增益,并且无静态功耗产生。(3)在SAR逻辑电路的设计和实现中,针对传统型SAR逻辑结构设计复杂、功耗高,电路节点多的问题,提出了新型串行SAR单元结构,用于产生移位寄存序列,并记录量化结果,新型SAR逻辑保证了系统的稳定性并有着良好的线性度。芯片采用Magna 0.13μm CMOS工艺实现,ADC版图面积仅有0.092mm~2,工作电压可选3.0V~5V电压供电。仿真表明芯片的微分非线性(Differential Nonlinearity,DNL)为-0.43/+0.335LSB,积分非线性(Integral Nonlinearity,INL)为-0.78/+0.6LSB,无杂散动态范围(Spurious-Free Dynamic Range,SFDR)84dB,信噪失真比(Signal-to-Noise Distortion Ratio,SNDR)65.5dB,有效位为10.6bit。芯片测试结果表明ADC整体功能正常,DNL为-1.5/4.5LSB,ADC输入采样频率为62.5KHz,工作电压为3V时,其功耗为0.9mW,符合量产要求。