在如今这个高科技发展极为迅速,普遍的世界中,越来越多的人享受着电子设备带来的便利和快乐。人们对手机的续航时间提出更高的要求,传统的充电方式暴露出充电速度太慢的缺点,快速充电协议应运而生。USB PD快充协议正是在这样的情况下产生的,其兼容“高压小电流”,“低压大电流”的快速充电模式,接口选用了应用范围广阔的Type-C形式。相较其他协议,既能满足最大功率可达100W的充电需求,又不需要另外购买专用接口的充电设备,因此对其展开研究工作非常有实际价值。本文主要分为四个部分,对USB PD协议的系统架构的介绍;快充协议芯片数字电路系统的设计;电路设计的仿真和验证;用FPGA和单片机对电路系统的功能进行测试。具体内容如下:1、详细分析USB PD协议的工作机制,将系统的基本结构分为物理层,协议层,策略引擎层,设备管理层,分层次说明了每个部分的作用,及如何工作。2、协议的四个部分具体的电路设计方案:（1）将物理层分为三个主要部分,分别是4b/5b转换模块,CRC-32码的产生和校验模块,BMC编解码电路模块。通过归纳出4b/5b的逻辑关系实现编解码电路;并行输入一个字节位宽的数据,理论上可实现无限长数据的CRC-32码计算,并改进电路以减少校验错误;用状态机实现BMC解码,增加六阶FIR滤波器,提高了解码电路的抗干扰能力,并且在面积和功耗上都有优异表现。（2）将协议层分为发送和接收两个部分,通过对发送状态机和接受状态机的设计实现按照策略引擎层的指示,以协议规定的格式进行消息的组织和解构。（3）策略引擎层主要是需要确保系统按照PD协议规定的固定消息序列收发消息,通过一个三段式状态机来实现,根据当前状态判断下一步的操作;对设备管理层的命令进行响应,控制协议层发送新的内容。（4）设备管理层在设计中通过状态机模块,I2C从机模块,中断的产生和处理模块协同工作,实现受电端与上位机交互的功能。3、对设计进行仿真验证。构建验证环境,对每一个层级的每一个模块电路分别VCS仿真。仿真结果证明,物理层的4b/5b编解码,BMC编解码电路,CRC计算和校验码的电路稳定性均非常高;协议层,策略引擎层,设备管理层的状态机均可以正常跳转,几个层级可以协作实现与测试端的通信。4、利用FPGA,外围电路电路板,STM32单片机,PD协议分析仪等设备搭建了原型验证环境,测试电路系统的功能,结果表明可以通过上位机读或写寄存器,能够实现受电端与电源之间消息的发送与接收,成功完成快速充电模式供电电压的切换。最终把已经通过测试的电路设计,在Synopsys公司的工具上进行DC综合,预估其面积和功耗。最终得到了整个芯片的版图,使用HHGRACE 0.35μm BCD工艺,芯片的面积为2470*1700μm~2。