近年来,系统级芯片(System-on-Chip,SoC)已成为当前研究和应用的主流,随着集成规模和复杂度的日益增大,使得其测试也面临着巨大挑战。SoC由于片上嵌入多个各种芯核,其有限的输入/输出端口资源,连同外部测试设备测试成本、数据通道有限等因素的限制,使得SoC的测试复杂性和测试成本增加。内建自测试(Built-in Self-Test,BIST)技术通过在芯核上集成的逻辑可实现对自身电路的检测,是一种有效解决SoC中嵌入式芯核测试的方案。测试期间电路产生的功耗相比正常工作模式时的功耗要高出几倍,过高的测试功耗会对待测电路产生极大危害,甚至损坏。SoC测试功耗问题已经引起测试领域研究人员的极大关注,降低SoC测试功耗可从芯核级和系统级两个方面考虑。本论文重点研究了芯核级BIST低功耗测试生成技术和SoC系统级温度意识测试规划问题。主要工作包括:(1)研究了低功耗单输入变化(Single Input Changed,SIC)测试序列种子选取算法。SIC测试序列是指连续输入向量间只有一个位码值发生变化,可有效降低CUT内部节点翻转率。而SIC作为低功耗测试序列,在BIST向量生成技术中实现的关键就是SIC序列种子选取,本论文首先在SIC前期理论模型基础上,进一步提炼出SIC序列性质,用以指导SIC序列种子选取算法设计。通常SIC序列种子选取存在故障覆盖率难以保证的问题,本论文提出了两种SIC序列种子选取算法,是基于ATPG测试向量集提取SIC种子向量,种子释放所生成的SIC测试序列在降低待测电路功耗的同时,还可保证等同于ATPG工具的高测试故障覆盖率。首先提出一种新的SIC序列,即序列位码顺序单输入位变化(Sequential Single Input Change,SSIC)的测试序列,对SSIC序列特性进行了深入细致的研究和总结,并将这些序列特性用于指导SSIC序列种子选取算法设计。用于产生SSIC序列的向量发生器是基于简单移位寄存器结构,硬件实现简单。另一种方案是基于常用本原多项式LFSR的SIC序列发生器结构,SIC序列按照本原多项式LFSR所生成M序列的次序进行单输入位跳变,LFSR初始值不同,同一SIC种子产生的SIC序列也不同,因而在选取SIC序列种子过程中协同考虑LFSR的初始值选取,起到进一步优化SIC序列种子数量的目的。(2) CA作为内建向量发生器在确定型BIST的应用属于CA反向综合问题,难点就是存在大量进化特性违反,本论文对此定义了更适用于CA反向综合的非对称邻居模型,进一步加强解决进化特性违反的能力。通常确定性BIST测试生成技术是基于重播种技术,种子存储需额外的硬件开销,种子释放过程中产生大量冗余向量,导致测试时间及测试功耗增加。本论文提出了两种基于CA的低功耗确定TPG综合算法,采用非对称邻居模型有效解决综合过程中的进化特性违反。两种算法都是采用降低功耗预计算的ATPG向量集进行反向综合,所综合出的CA结构可生成给定低功耗测试集,并保持与ATPG工具相同的高的测试故障覆盖率和短的测试时间。算法一是采用邻域扩展与列交换相结合的技术,为使所综合出的CA结构具有最小硬件成本,采用模拟退火算法进行优化,并通过设定邻域半径阈值对CA单元间线拓扑进行约束。算法二是根据CA中心细胞单元三邻和非对称三邻变化规律,推导出最近邻计算数学矩阵,通过计算寻找满足进化特性的最近的单元连接结构,若当前邻域半径无解,则邻域半径逐一递增,计算新的三邻互联矩阵,直至找到满足进化特性的优化连接结构。在提高算法效率的同时,可有效降低CA硬件成本开销。所提出的基于CA的低功耗确定TPG综合算法,针对低功耗向量集进行操作,不影响原有测试集低功耗特性和故障覆盖率。采用所综合出的基于CA的低功耗确定TPG,给定CA初始向量,即可产生预计算的低功耗测试向量集,并且不含有冗余测试向量,解决了重播种技术中冗余向量所引起的冗余时间与功耗问题。(3)针对系统级温度意识测试规划技术进行了研究。SoC温度意识测试规划研究主要包含两个方面,一个是规划算法设计,另一个就是系统测试温度评估技术。温度评估技术是温度优化测试规划研究的前提和基础。本文基于数值热传导理论设计温度评估模型。根据芯核之间的空间分布,定义相邻关系矩阵,可快速判断出并行测试芯核之间的布局关系。利用该温度评估模型计算相邻并行测试芯核间由热传导行为产生的热量变化,导入热量与自身热源之和即为所求芯核测试温度,解决了反复调用热仿真工具和常用热RC模型中热导路径需多次构建引起的温度评估过程繁琐的问题,本文温度模型可以快速预测系统测试温度。利用该温度评估模型,本论文提出一种基于遗传算法的温度优化SoC测试规划方案。算法中考虑规划与温度计算的设计需要,定义两种染色体编码方案,在规划的不同阶段进行编解码操作,并采用段交界单点交叉和段内交换变异的遗传操作,解决了遗传算法应用与温度意识测试规划研究中易产生无效解的问题。所提出的方案在保证热安全测试的同时可最小化系统测试时间。通过将测试组温度适应度之和定义为总适应度,进一步获得整个芯片热平衡分布的规划方案。