为了满足嵌入式系统市场对于成本、面积和功耗的要求,SoC(System on-a-Chip,简写为SoC)已经成为一个必不可少的解决办法。SoC技术显著地提高了芯片的集成度,通过IP复用达到高生产率,高效、快速的集成IP核,缩短了产品的设计周期。随着SoC的规模和功能的不断增加,对功能正确性及速度、功耗、可靠性等都有了更加严格的要求。其中,功能正确性是最基本的要求。目前验证已占整个设计资源的70%左右,而设计验证则占到验证工作的绝大多数。设计验证是集成电路设计中不可或缺的重要组成部分,是用于判别设计规范和实现之间是否一致。设计验证已成为了整个流程中开销最大的工作,设计验证以及成为整个流程中的瓶颈。为了解决验证的问题,业界也提出了不少验证的方法,虽然这些方法在一定程度上缓解了验证的问题,但是还是没有突破性的方法来彻底解决验证的瓶颈。在目前的情况下,如何更好的利用现有的技术和工具来建立验证环境是验证工程师们关注的焦点和工作的重点。 本文的工作是863项目“高速32位嵌入式处理器及SoC设计平台技术研究”的一部分,主要负责总线验证IP和通用验证平台设计以及验证方法学的探讨。本文结合目前流行的几种动态验证技术的特点提出了使用多种验证技术的集成的验证方法。并且使用这种方法设计了APB验证IP和中科SoC通用验证平台。APB验证IP是为了给拥有自主知识产权的APB总线提供验证支持而设计的。在中科SoC通用验证平台上可以进行模块级、系统级和芯片级的行为级、RTL级、门级和物理级各个层次的验证。验证IP和通用验证平台提供了更高可控性和可观测性的验证,有效缩短了芯片的验证时间,加快了芯片的上市速度。