同时同频全双工通信系统在相同时隙与相同频率完成数据的发送与接收,与传统的时分双工和频分双工相比,能使频谱资源的利用率提高一倍。信号的发送与接收同时同频进行产生了全双工通信中的强自干扰,根据目前研究,全双工系统通过天线自干扰抑制、射频自干扰抑制、数字自干扰抑制来完成自干扰抵消,保证期望信号的正确解调。本文主要研究自适应滤波数字自干扰抵消技术,进行了数字自干扰抑制仿真、FPGA实现与验证,具体内容如下:首先,分析并仿真了递归最小二乘(Recursive Least Square,RLS)数字自干扰抑制算法。以微波全双工系统为基础,建立了RLS数字自干扰抑制仿真模型,仿真并分析了遗忘因子、期望信号、同步偏移、滤波器阶数、干噪比对干扰抵消性能的影响。仿真结果表明:无期望信号干扰时,自干扰信号理论上可被抵消至底噪;当同步偏移在-12到5个采样点时,对于24阶RLS滤波器,其自干扰抑制性能损失在1dB以内;期望信号会恶化自干扰抑制性能,当遗忘因子取值为0.99999时,干扰抑制性能损失1dB。其次,设计并实现了RLS数字自干扰抑制模型。以微波全双工链路为基础,结合RLS算法基本原理,设计了RLS数字自干扰抑制模型,并利用RLS算法收敛特性降低了运算复杂度。本文定义了一种基于数据提取以避免期望信号干扰的RLS数字干扰抵消结构,给出了关键模块的FPGA实现与具体实现流程。最后,在微波全双工通信平台上验证了RLS数字干扰抑制算法干扰抵消性能。测试结果表明:当干噪比为30dB时,数字干扰抑制性能与理论结果相比损失约1.5dB;同步偏移在-9到6个采样点时,干扰抑制性能波动小于1dB。论文通过单音测试分析了射频干扰重建板引入的杂散与反馈通道ADC动态对干扰抑制性能的影响。论文研究的RLS数字自干扰抵消技术在微波全双工系统中得到了成功运用,为同时同频全双工通信的进一步研究与探索提供了理论与工程应用上的参考。