随着晶体管特征尺寸进入亚微米/纳米级别，高速系统芯片集成度不断提高，信号转换速率日益加快，导致电源噪声越发严重，从而对印制电路板上电源配送网络(PowerDelivery Network，PDN)的去耦设计提出更严格的要求。　　现阶段比较成熟的PDN去耦分析大都是针对单芯片单输入网络进行，采用集总建模或近似分布式建模的方法对互连网络的电气特性进行描述，如传输线梯形网络法，谐振腔法，有限元法，时域有限差分法等。由于它们都是基于各级互连的拓扑结构或者电源地平面特性进行建模，无法准确捕捉高频截止频率范围内PDN电源端口的相互影响和电流分布的两种特性，也就无法对多芯片多输入PDN的去耦设计给出直观的指导意见。　　课题简要介绍了已有的平面建模理论，分析了其使用过程的限制，进而从集总优化建模、分布式建模两个角度提出了针对多芯片多输入PDN的阻抗分析及去耦方法。为衡量芯片端口间电气特性相互叠加的影响，将所有负载芯片统一分析，看作一个N端口网络，理论推导出回路阻抗增加的原理，区别于传统PDN设计过程中的自阻抗，引入多输入阻抗的概念，用以准确描述集总优化建模、分布式建模两种建模过程中电流叠加和分布特性的影响。SIWAVE、ADS联合仿真验证了模型的正确性。在公式计算或矢量拟合多输入阻抗的基础上，课题结合最大违背点去耦选电容算法，最终提出了多芯片多输入PDN整板去耦方案。实验例证表明，给出的去耦方案能有效地将所有芯片的多输入阻抗降低到目标阻抗之下，满足系统5％噪声容限范围要求。方案将复杂PCB的设计流程化，提高了PDN设计效率，而且有效避免了传统PDN分析方法带来的过设计问题，降低了成本。