集成电路从最简单的锗、硅晶体管发展到目前复杂的片上芯片,一直遵循着摩尔定律。基带芯片作为数字电路系统的一部分,同样需要时钟信号控制来实现芯片的具体功能。由于其逻辑上的复杂性以及时序上的多层次性,因此需要独立的时钟产生单元来对时钟信号进行统一的产生和管理。另一方面,基带芯片性能的提高也要求时钟信号开关频率的提升。但这些都使得芯片的功耗问题变得愈来愈严重。在追求绿色节能的今天,发展低功耗技术不仅可以进一步提升芯片性能,同时对可持续发展的科学发展观也具有重要的现实意义。针对上述存在的问题,本文基于Intel公司时钟单元产生架构部门的项目,重点研究了手机基带芯片内各模块的时钟支持-产生单元的架构设计,以及基于动态电压调频电路设计的低功耗技术。文中首先对集成电路的时钟产生、切换、门控时钟、功耗来源、跨时钟域技术进行了详细阐述,为后续技术手段提供了坚实的理论基础。接着对时钟产生单元架构设计部分的时钟源工作方式,无毛刺时钟输出,选择分频等电路模块进行了详细介绍。最后提出了包括硬件支持频率改变,自动多路复用器时钟源控制,及CPU负载监测单元等在内的低功耗技术。这些低功耗技术都是通过软硬件共同控制实现。具体来说,软件部分控制寄存器的开关,而硬件部分控制时钟切换以及信号的响应。从而通过动态控制电压来实现功耗的降低。通过对上述相关理论的分析,以及基于这些理论的技术手段的具体应用,提出了一种基于时钟架构的动态电压调频技术。利用ModelSim软件平台,对该设计方案进行了系统的模拟研究,通过对仿真波形结果的分析来不断优化方案,最终实现芯片在运行过程中功耗的降低。希望通过本文的研究,可以对未来芯片低功耗的实现提供参考。