论文部分内容阅读
为了校正由于器件失配导致的基准电压偏差，提高基准电压源的初始精度，基于斩波调制技术和数字修调技术，并结合逐次逼近数模转换原理，本文提出了一种带数字自校正的CMOS带隙基准电压源。首先，论文介绍了带隙基准电压源的温度补偿原理以及性能指标，提出了两种典型的带隙基准电压源结构，并对其中的一种典型结构进行了失配分析，同时介绍了斩波调制和数字修调这两种失配校正技术。接着，本文提出了数字自校正带隙基准电压源的设计思想，该电压源在电源上电后能够短时间内自动校正，相对于外部数字修调技术和斩波调制技术，无需逐个地编码校正且电路的功耗和噪声非常低。接下来给出了电路系统架构，主要模块包括带修调阵列的基准核心电路、开关电容电路、比较器、逐次逼近寄存器、时序控制电路和上电复位电路等，并介绍了系统的具体工作流程。然后，基于65nm标准CMOS工艺，对数字自校正带隙基准电压源的子模块以及系统进行了电路设计和仿真验证。基准核心电路采用6位电阻修调阵列进行数字校正；运用电荷注入抵消技术设计电压采样保持开关电容电路；在锁存器之前采用输出失调存储前置运算放大器的高精度比较器结构；D触发器和逻辑门电路构成具有移位功能的6位逐次逼近寄存器和具有计数功能的时序控制电路；上电复位电路由电源检测延时电路、延迟整形电路和脉冲产生电路三部分构成。电路系统采用Monte Carlo模型仿真，校正前基准电压的平均值为1.2071V，标准差为16.0mV，3σ误差为±3.99%，校正后基准电压的平均值为1.2053V，标准差为1.2mV，3σ误差为±0.30%。最后，数字自校正带隙基准电压源采用65nm1P5M标准CMOS工艺进行版图设计，整个版图面积为0.036mm2；并对49颗芯片样品进行了测试，校正前基准电压的平均值为1.2019V，标准差为21.5mV，3σ误差为±5.36%，校正后基准电压的平均值为1.2043V，标准差为4.4mV，3σ误差为±1.11%；系统处于校正阶段时的功耗低于500μW，而校正后稳定阶段功耗约为80μW；校正前后温度系数约为20ppm/°C，电源抑制比优于-50dB。