基于均匀DFT(Discrete Fourier Transform)滤波器组的数字合路算法是一种有效实现多载波信号合路的技术。近年来,随着微电子技术的发展和FPGA日益广泛的应用,基于FPGA实现数字合路算法也已经成为一个备受关注的课题。本文在深入研究基于均匀DFT滤波器组数字合路算法的两种实现结构(多相滤波结构和加权叠接-相加结构)的基础上,以Xilinx公司Virtex-4系列的XC4VSX55芯片为平台,完成了48组12路载波信号加权叠接-相加结构数字合路算法的FPGA软件设计和调试。本文的主要工作有:1.深入研究了基于均匀DFT滤波器组数字合路算法的两种实现结构:多相滤波结构和加权叠接-相加结构,并对两种算法结构进行了比较和分析,根据系统指标要求,最终采用加权叠接-相加结构;2.根据算法原理,采用MATLAB语言编写了基于加权叠接-相加结构的数字合路算法的浮点程序,以验证合路算法的正确性;3.设计了基于加权叠接-相加结构的数字合路FPGA软件方案,编写了相应的FPGA软件VHDL代码和MATLAB定点仿真程序,并将VHDL程序功能仿真结果和时序仿真结果与MATLAB程序仿真结果进行了对比,以验证FPGA程序功能的正确性;4.采用ISERDES和OSERDES模块,编写了相应的输入接口和输出接口的VHDL代码,输入接口能够稳定接收以384MHz和DDR方式传输的数据流,输出接口能够稳定输出以128MHz和DDR方式传输的数据流;5.最后,在硬件平台上完成程序调试和验证,程序运行稳定,算法结果正确,符合指标要求。