随着高速模数转换(ADC:Analog-to-Digital Converter)与大规模现场可编程门阵列(FPGA:Field Programmable Gate Array)器件的飞速发展,雷达数字接收机正朝着高中频、宽带、大动态与高灵敏的方向迈进。同时,以频率步进(SF:stepped-frequency)为代表的合成宽带技术因其在接收与处理代价方面的优势,在高分辨雷达系统中获得了越来越多的重视。这些技术发展给以窄带带通采样定理为基础的传统数字接收机设计理论带来了新的问题。本文以一种典型的多模式雷达探测器的数字接收机为例,对相参脉冲雷达数字接收机的设计方法与理论,逆V步进模式下影响灵敏度的重影抑制问题以及整个接收机系统的实现技术展开研究。主要内容包括以下几个方面。第一章为绪论部分。在简要介绍课题背景及意义的基础上,对雷达数字接收机设计理论、应用现状和技术水平作了简单的回顾,并预测了其未来的发展趋势;最后分析了本课题研究中要解决的几个关键问题。第二章为数字接收总体设计。首先简述了传统数字接收机的基本原理与性能指标;由于ADC模块与数字接收机的灵敏度、噪声系数、动态范围等关键指标具有密切的关系,随后重点针对雷达数字接收机中的ADC设计,在考虑雷达接收前端的条件下,提出了一种雷达数字接收机ADC模块指标设计方法;最后,应用传统理论与所提出的ADC模块设计方法,对本课题中的多模式雷达数字接收机进行了总体设计,主要包括ADC和数字下变频(DDC:Digital Down Converter)两个模块。第三章面向相参脉冲串信号的特殊性,重点分析了相参脉冲串信号的采样条件和接收方式,完善了相参脉冲雷达数字接收机设计理论。首先是中频采样条件的分析和讨论,给出了脉间相参性和零频偏约束下的采样条件,并对条件不满足时的影响进行了分析;随后比较了脉冲串接收和脉冲接收两种中频接收方式,得到了它们的等价条件,并分析了等价条件不满足时对中频采样性能的影响,随后结合FPGA的特点提出了一种相参脉冲雷达数字中频接收方式的选择方法。相关结果对于相参脉冲雷达数字接收机参数设计与采样控制方式选择具有重要的指导意义。第四章主要针对逆V步进模式下因重影造成的接收机灵敏度下降问题,研究了该波形下的重影抑制问题。首先介绍了重影的基本概念及其产生原因;然后针对逆V步进波形,提出了一种基于一维距离像相关的去重影方法,该方法的核心在于速度参数估计;最后详细介绍了该算法的原理及其处理流程。与同类算法的性能对比证明了本文算法的有效性。第五章重点研究了雷达数字接收机的系统实现与性能测试问题。首先,论述了数字接收机的硬件电路设计,包括核心器件ADC和FPGA的选型,采样时钟的设计;然后,针对接收机的FPGA实现,对DDC低通滤波器进行了简化设计,对级联滤波器的滤波器输出截取和标定问题提出了实用化的操作方法;最后,对接收机系统设计结果进行了性能测试,包括采样性能测试和接收机整机性能测试,结果有效地验证了本文的设计方法与相关理论。