随着移动通信、多媒体技术和互联网的发展,图像的需求量越来越大,给有限的传输带宽和存储空间带来了困难,因此有必要对图像数据进行处理和压缩。JPEG2000是新一代的静止图像压缩国际标准,它不仅拥有很高的压缩性能,而且提供了很多好的特性,因而在互联网、遥感和打印等许多领域都有广阔的应用前景。论文在深入研究了JPEG2000标准核心编码算法的基础上,提出了一种高速、实时JPEG2000编码系统的FPGA实现方案。首先,研究了EBCOT Tier-1编码器中的位平面编码算法,并对现有的各类硬件加速方案进行分析,以此为基础,提出了基于组点跳跃及码块并行的位平面编码器结构,大大减少了数据读取和处理时间；其次,在算术编码器的硬件实现中,为了匹配位平面编码器的高处理能力,采用了多MQ编码器并行的硬件架构,并提出了一种四级流水结构的MQ编码器,大幅度提高了MQ编码器的数据吞吐能力；再次,研究了EBCOT Tier-2编码器中的率控制算法,提出了适合于高速实时压缩硬件实现的率控制方案——多编码器并行的渐进通道截断算法,极大提高了编码效率,节省了存储空间：最后,采用Xilinx公司的XC2V3000-4 FPGA芯片实现了JPEG2000编码系统,经过仿真验证和测试,该实时压缩系统功能正确,每秒能处理240帧512×512的灰度图像。