论文部分内容阅读
误码仪是在通信系统的性能测试以及故障诊断中必不可少的设备。传统的误码仪基于CPLD和CPU协同工作,结构复杂,价格昂贵,而且不方便携带,随着现代EDA设计技术的进步,越来越多的功能将由硬件设计师集中在单芯片上实现。文章分析了误码仪系统需求,制定出以FPGA为核心的星型结构的误码仪设计方案,提出采用FPGA来完成误码仪的控制和测试模块一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块均可得到详细至逻辑门级的设计和改动。 研究了传统误码仪的工作原理与结构,并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能,如LCD显示驱动,串口通信驱动,误码测试,数据存储芯片驱动等功能。 设计主要分为误码仪硬件电路的设计和FPGA内部功能的VHDL软件设计两个部分,硬件设计主要是FPGA的外围电路设计,RS232电路设计,E2pROM电路设计,以及按键和指示灯等。软件设计主要是使用硬件编程语言VHDL编程实现了传输速率在1～24MHz内8种速率可调、29-1位,215-1位,223-1位3种序列长度的伪随机码码型可选、可手动发送误码、误码检测以及FPGA片外资源总体控制等误码仪主要功能。 在误码仪的设计中采用以FPGA芯片为主的硬件设计,该单片FPGA芯片集误码发送,接收,统计,计算,存储,LCD显示,RS232串行通信等功能于一体,加以外部少量辅助电路即可完成整个误码仪的设计,因此误码仪的体积,重量,成本得到了很大的精简。 本设计采用直观的LCD菜单显示格式进行操作,简单易懂,由4按键即可完成所有功能的操作,本设计和传统的误码仪相比,具有操作面板简洁,操作简便,显示直观,易升级扩展的优点。 文章最终完成了误码仪的准系统的开发制作,包括误码仪开发板1.0版本的制作以及基于FPGA的误码仪内核1.0版本的开发,可以完成基本的误码仪功能,整个硬件开发成本低廉,证明了基于FPGA的误码仪系统设计是可行且有效的。