PCI Express是由Intel发布的第三代高性能总线(3GIO)协议,是对PCI总线的一次革命性升级。与PCI总线的共享并行架构相比,PCI Express总线采用了点对点串行连接的设备连接方式,每个设备都享有独立的数据链接,另外,基于交换的拓扑结构和报文化的协议为系统提供了更高的性能和更新的特性。针对PCI Express端点IP核的设计,本文主要分为理论和设计两部分。理论部分主要概述了PCI Express 1.1协议规范,介绍PCI Express协议的基本理论基础,包括PCI Express分层结构和拓扑结构等,重点阐述了PCI Express的事务层、数据链路层和物理层的特点。设计部分又可以分为模块设计和验证仿真两个部分。根据PCI Express的分层协议,讨论了基于XILINX RocketIO在FPGA上实现高性能可定制的PCI Express端点控制器的可能性,将设计实现分为物理层,数据链路层,事务层三个部分,详细分析了各个层次的设计难点和性能制约。为了保证满足与PCI Express协议的兼容性和其它功能验证要求,本文以XILINX的参考模型为基础,搭建了一个基于参考模型的验证平台,结合IP核的实际情况,增加了数据自校验模块和验证脚本,有效的提高了验证自动化程度和验证的效率,并对其理论性能与XILINX的IP核进行了对比分析。最后,为了充分保证设计的正确性,将该设计例化到了XILINX的FPGA开发板ML555上进行硬件仿真和性能分析,并对设计的不足提出了改进的意见。