RFID(Radio Frequency Identification，射频识别)技术是20世纪60年代开始兴起并在90年代走向成熟的自动识别技术，它是一种非接触式的数据采集和自动识别技术。非接触式RFID智能卡与其它的自动识别技术相比，具有速度快、稳定性高、存储空间大、安全性能好等优点，但随着射频识别技术越来越广泛的应用，其安全性能也受到了特别的关注。由于RFID的开放性特点，应用时受到攻击的风险较大，安全和隐私问题成为了制约其进一步发展的瓶顶。由于AES密码算法有很强的抗攻击能力，在硬件实现上具备高效性特点，故选择在所研制的射频识别系统中采用AES密码技术来保证数据之间传输的安全性，采用密码技术是保证射频识别系统中数据传输安全的重要手段。本文在对新一代AES算法研究的基础上，将其应用于RFID系统中，以加强数据传输的安全性。本文的主要内容包括：介绍了RFID系统的结构及工作原理，分析了AES算法的基本原理、设计原则，算法结构及其安全性，总结了该算法抵抗现有攻击的能力。重点对AES算法的设计作了详细地分析，并且对AES算法做了一些改进，使之更适应于RFID系统。对AES算法原理的分析表明，由于AES算法采用宽轨迹设计策略，因此具有良好的抗线性密码分析和抗差分密码分析的能力，结合目前其他各种己知攻击的比较可知，AES算法在RFID系统中使用己具备足够高的安全系数。AES算法的模块设计是本文的研究重点。在算法理论基础上按照FPGA设计流程，采用反馈工作模式下的基本结构来实现加/解密运算操作，采用自顶向下的设计方法实现其模块的设计工作，同时通过硬件描述语言对各个模块功能验证，结果证明本文对AES算法硬件设计的合理性，并且可满足RFID协议的要求。本文对AES算法的优化设计主要从算法本身的优化、硬件实现的电路结构及加/解密运算过程中的轮变换的实现技巧等方面进行。对算法本身的优化，做到了在不降低算法安全性的基础上，对解密算法进行等效变换，使得解密与加密硬件实现的电路结构相近；另一方面对列混合变换进行了变型，使得逆列混合运算更加简单，更适合于硬件实现。轮变换的硬件实现电路采用部分流水线结构，在提高算法运算速度的同时保证了较小的资源面积占用率。对字节替换中的S盒的设计采用FPGA内部ROM查找表的高效实现方法；列混合变换中的矩阵乘法利用移位与或运算相结合来完成，有利于硬件的实现。在分析了AES算法的硬件优化实现方法的基础上，设计了加密系统的整体电路结构以及各个功能模块的实现结构，对算法的VHDL代码进行综合，在ModelSim平台进行仿真,仿真结果表明本设计实现AES算法硬件实现的性能优化。但是在这里要说明的是，该设计是检验AES算法变形在硬件实现中优化的可行性，虽然对算法硬件实现的资源的面积、运算速度等性能有一定的改进和提高，但是并不代表就一定是最优的优化设计办法。