脉冲压缩技术在雷达和无线通讯中有着广泛的应用,随着信号处理技术的发展,对脉冲压缩处理速度的要求越来越高。FPGA具有较高的处理速度、并行处理、流水处理以及反复可编程等优点,可以方便的实现高速数字信号处理,越来越受到国内外从事数字信号处理的研究者的青睐。本文分析了时域脉冲压缩和频域脉冲压缩的FPGA的实现方法,主要完成了系统架构设计、方案的论证、FPGA的整套设计流程、结果的测试等工作。时域上的脉压即线性卷积是通过FIR滤波器来实现的,常用的方法将消耗大量的乘法器和加法器,使得时域脉压用FPGA实现起来非常困难。本文采用查找表的方法来实现FIR滤波器,充分利用了FPGA的资源并且提高了处理效率。频域脉压的实现方法是首先对输入信号做FFT,再乘以匹配滤波器的数字频率响应函数,然后经IFFT输出脉冲压缩后的结果。其实现的难点和核心为FFT的FPGA实现。本文实现的FFT模块是基-2算法的1024点DIF-FFT。IFFT在结构上与FFT基本一致。这两种方法除RAM和ROM外的所有模块均由Verilog HDL程序编写,有较好的可移植性。本文所设计的脉冲压缩处理系统具有速度高,体积小,功耗低,实现简单等优点,为设计高性能的现代雷达信号处理系统提供了可靠的保证。