Turbo码在有噪信道中提高了传输的高可靠性，它采用最大后验概率译码器进行迭代译码的方法可以最大限度地逼近香农极限。LTE中的Turbo译码器采用的是无冲突访问交织器，这十分适合对其采用并行译码算法；使用的尾比特自动归零方法可以进一步加速译码的过程。目前对LTE的Turbo译码的硬件实现方法还非常少，因此研究LTE中的高速Turbo译码器的有效实现具有重要意义。主流的Turbo码译码算法有MAP算法，SOVA算法，Log-MAP算法等。MAP算法虽然性能优越，但实现复杂；SOVA算法便于硬件实现，但性能稍差。Log-MAP算法在性能和可实现性方面都位于以上两种算法之间。尽管如此，受硬件条件的限制，在实际的硬件环境中实现Log-MAP算法仍然比较困难。在接下来的部分，论文利用matlab软件系统进行了Turbo码译码算法的理论性能仿真与分析，分别给出在不同性能参数条件下Turbo码译码的仿真曲线结果，并总结出了不同因素对译码效果的影响，为硬件实现时参数的选取提供依据。在结构改进技术上，沿用并行分块方法，子块采用双滑动窗法。同时，为了适应并行分块译码结构，本文设计出能够有效降低译码时延的并行无冲突交织器。基于以上方案，文章最后给出了高速译码器的系统构架并对各个模块进行了优化设计。