论文部分内容阅读
随着工艺的不断提高，SoC系统芯片的集成度越来越大，芯片功能越来越复杂，给芯片的架构设计和验证带来越来越大的挑战。系统架构设计师应如何抉择，才能寻找最优化的芯片架构，以使芯片在成本、面积、功耗等的约束下达到系统的性能指标。SystemC标准的发布，开启了以系统建模的方法进行系统架构分析和设计的新世代。 本文以系统建模语言为基础，以AMBAAHB总线为原型，设计了SoC系统级周期精确的总线模型，探讨了不同总线架构对系统性能的影响。本文主要分为两部分，第一部分是SoC总线模型的建立，第二部分是系统仿真和SoC总线构架探索。 第一部分阐述如何建立总线模型，先是系统建模相关知识的介绍，对比分析了各种建模语言的特点，并介绍了AHB总线的构成和原理。然后第三章讲述了基于SystemC语言总线模型的实现:先介绍了总线模型的构架、SystemC的端口绑定技术，实现了总线Bus模块;接着介绍了总线仲裁模块Arbiter的建模，实现了多种总线仲裁算法;然后讲述了总线主模块Master的建模，实现了自动流量型、文件流量型和CPU功能型Master;最后介绍了总线从模块Slave的建模。 第二部分阐述了SoC系统仿真及总线架构的探索。第四章介绍了为支持程序执行需要的操作系统环境支持，并介绍如何用配置脚本构建一个SoC总线系统以及仿真实施流程，最后展示了仿真字符界面和图形界面的输出结果。第五章讲述如何用系统模型进行系统构架的探索:先探索了总线频率、总线宽度对总线性能、总线带宽使用率及总线延迟率等的影响，然后通过仿真对比分析了几种总线仲裁算法的优缺点，最后分析了Cache容量、组织结构对Cache命中率的影响。在本文的仿真激励下，得出总线频率在200MHz到400MHz、总线宽度为64位、采用改进的优先级仲裁算法、Cache容量在4KB到32KB、Cache采用2路或4路组相联组织结构时，总线性能、总线带宽利用率和总线延迟率等指标均能较优。