论文部分内容阅读
H．264／AVC是ITU-T VCEG和ISO／IEC MPEG共同开发的视频处理标准，ITU-T作为标准建议H．264，ISO／工EC作为国际标准建议14496-10(MPEG一4第10部分)高级视频编码(AVC)。H．264／AVC作为新一代的视频编解码标准，它综合了各种先进技术并减小压缩基本单元，从而在图像质量没有明显下降的情况下大大降低了压缩率。由于具有很高的编码效率，良好的网络亲和性以及广泛的目标应用领域，使得H．264／AVC一经推出就受到了广泛的关注。基于H．264的多媒体处理芯片的研究成为现在最热门的方向之一，这种芯片需要具有高性能、低功耗、价格低等特点，以满足音视频处理对高数据吞吐率、实时性等要求，在各种多媒体应用中，如HDTV、DVD、视频会议、下一代视频手机等，处于核心地位。因此开展基于H．264／AVC的SoC单芯片编解码解决方案的研究具有很高的理论和实践价值。本文以H．264 CODEC的前端设计流程为主线，以作者在基于H．264／AVC的编解码SoC芯片开发项目中所做工作为主要内容展开。内容涉及H．264编码器算法优化及其调试、H．264解码器的软硬件划分、芯片架构和DPB管理模块的软硬件设计过程、FPGA验证等知识。在编码器研究方面，对于H．264编码器的复杂度及其使用的各种优化方案进行了介绍，使用Intel的SSE2多媒体扩展指令对运动估计等部分做了改进。所有这些优化使得编码速度提高了约两倍。在解码器方面，对于解码器中的DPB管理部分提出了一种优化方案，并进行了软硬件的实现，此方案使得芯片的存储器的空间节省了至少一半。最后介绍了SoC解码芯片的FPGA验证平台的设计过程及其验证策略。最后，关于进一步工作的方向进行了简要的讨论。