为了适应各个应用领域对模数(A/D)转换器越来越高的要求,A/D转换器朝着高分辨率、高速和低功耗等方向快速发展。目前,无线通信接收系统、数字信息的读取系统和速度超过GHz的以太网等高速系统对所处理的数字信号精度要求一般为6-8位。因此,对采样速度超过GHz,分辨率相对较低的超高速A/D转换器研究是A/D转换器研究的一个重要方向。基于标准CMOS工艺,从A/D转换器系统开始建模研究,可以为设计和优化超高速模数转换器提供必要的理论基础。在研究各种结构的高速A/D转换器基础上,设计了一个超高速的A/D转换器系统结构,并对系统的误差模型进行了仿真。首先,基于两种典型的超高速A/D转换器的特点,提出了一个分辨率为6位,采样速度可达到1GSPS的模数转换器系统结构,并对构成系统的各电路模块及提高速度的关键技术进行了研究。从失调电压、采样时间不确定性和相关输入信号延迟三个方面,分析了系统动态性能对系统组成电路模块的要求。其次,研究了电阻误差平均网络的特性,设计了电容误差平均网络,分析可得此电路技术可改善电路微分非线性(DNL)和积分非线性(INL)达70%以上,和电阻误差平均网络对DNL抑制效果好不同,电容误差平均网络对INL的抑制程度是对DNL的抑制程度的2倍以上。并将此技术用于所设计系统的分布式采样保持电路模块中。最后,基于对A/D转换器系统中误差的分析,对其误差数学模型进行了仿真,得到了包含延迟、限幅、谐波失真等误差的输入输出特性曲线。通过对参考电压模块和差分采保电路模块建模仿真,得到了如下结果:电阻串电阻和放大器输入电容与输入信号馈通对各参考电压影响程度之间的关系,输入电容越大,电阻串阻值越小,参考电压受馈通影响越严重;差分采保电路孔径抖动越严重,即时钟边沿时间越长,输入信号频率越高,输出信号的三次谐波失真越严重。