论文部分内容阅读
演化硬件是一种模拟生物进化过程的可进化型硬件，是进化算法与可编程逻辑器件的有机结合，可以根据周围环境的改变来调整自身的系统功能，具有自适应、自组织、自修复的特性，因而被广泛应用于电子电路系统设计中。近年来随着航空航天事业的不断发展，对电子电路设计的精准性要求也越来越高，使得硬件的设计也越来越复杂，随之而来的便是电子电路设计中出现的收敛速度慢，难以收敛、进化时间长、不易进化大规模电路等难题，如何有效解决这些问题是国内外研究人员亟待解决的问题。电路进化设计是演化硬件的一个重要应用领域，它通过进化算法搜索新颖的电路结构，以可编程逻辑器件为载体实现复杂电路的设计。进化算法作为演化硬件的理论基础，其性能的好坏对演化硬件的研究发展起着决定性的作用。本文从数字电路进化设计算法入手，以笛卡尔遗传规划（CGP）为基础，针对CGP在进化过程中出现的丢失正确潜在解及适应度停滞现象进行了改进，提出了一种不限定外部输出的自适应笛卡尔遗传规划，融合分级进化的思想，将改进后的笛卡尔遗传规划用于复杂数字电路进化设计中并以加法器为例成功的完成了电路进化设计，本文研究内容概括如下：（1）首先介绍了演化硬件的工作原理和实现流程，然后对四种典型的进化算法进行了研究分析，比较了它们的异同点，最后对演化硬件的物理实现载体—可编程逻辑器件进行了简单介绍。（2）介绍了笛卡尔遗传规划的工作原理，对其编码方法，适应度评估及进化流程进行了详细介绍。（3）针对笛卡尔遗传规划在进化过程中出现的正确潜在解容易丢失的问题，对其编码方法进行了改进，提出了一种不限定外部输出的编码方法；研究分析笛卡尔遗传规划在进化过程中出现的适应度停滞现象，仿数理统计中“方差”概念定义了“种群适应度方差”的概念，并提出了一种以“种群适应度方差”为变异标准的自适应笛卡尔遗传规划。以改进后的笛卡尔遗传规划为基础，融合“以简组繁，以小构大”的递进式思想，采用分级进化策略，将该电路设计方法用于复杂电路设计中，并以加法器为例成功的完成了电路进化设计。