在集成电路技术发展的初期,电路工作速度较低、器件特征尺寸尚未达到深亚微米级,门延时远远大于互连线延时,可以将互连线看作是一种仅仅具有电气连通作用的理想金属导体,忽略其延时. 但随着深亚微米技术的普及,以及芯片速度不断提高,互连延时已经超过器件本身的门延时,互连延时成为决定系统性能的关键因素.由于互连线间距的缩小,系统工作频率的提高,相邻互连线之间串扰噪声问题也凸现出来.互连问题已经成为影响集成电路性能的重要因素和阻碍芯片时钟频率提高的瓶颈闷题. 互连的寄生电路网表结构是非常庞大的,传统的SPICE模拟器采用直接求解电路微分方程的方法得到电路的延时和串扰噪声峰值,具有很高的精确度,但计算复杂度大,耗时长,越来越不适用于超大规模集成电路的互连线特性分析,因此,找出一个适用于深亚微米VLSI情况下的互连线分析模型是非常必要的. 本文对互连线的延时计算和串扰噪声峰值这两个重要问题展开分析.主要侧重点在于对其算法和模型的特点和优劣进行比较: 本文全面总结归纳了互连线延时计算的典型算法,其中包括SPICE电路模拟器、基于矩匹配的模型降阶算法、延时度量算法等. 然后对于常见的有代表性的互连线的串扰噪声模型的瞬态响应进行了推导和比较.最后本文对于其中精度较好的B.Chen模型进行了精度的改进,通过增加模型的阶数来提高其精度,并给出新模型的瞬态表达式,最后用两根平行的耦合互连线对所有串扰噪声模型和本文改进精度后的新模型进行仿真验证.