数字电视地面广播传输系统具有传播距离远，抗干扰能力强，节目交互性高等优点，数字电视技术甚至可以做到相同时间相同频道的用户可以欣赏不同的电视节目，并且定制自己喜欢的电视节目。本文将FPGA技术应用于数字电视技术中，设计了基于FPGA技术、符合我国国家标准DMB-TH的激励器信道编码部分。　　 在对数字电视发射机激励器国家标准研究的基础上，本文给出了信道编码器的整体设计方案，主要包括扰码器、BCH外编码器和QC-LDPC内编码器三个组成部分。在对激励器设计要求的吞吐量和逻辑资源消耗量进行估算的基础上，选择了Altera公司的StratixⅡ系列FPGA作为开发平台。　　 BCH编码是在汉明码算法的基础上发展起来的，是一种线性码，可以通过线性移位寄存器进行编码来降低资源占用率。本文采用了串行BCH编码器的实现方法，使用了由10个寄存器组成的线性移位寄存器组来进行逻辑运算，完成编码过程，再通过逻辑控制寄存器组输出编码结果。时序仿真表明串行BCH编码器实现了资源占用与编码速率的平衡，是一种高效的编码器。　　 QC-LDPC编码器是数字电视发射机激励器的核心部分。本文介绍了QC-LDPC的编码算法，给出了QC-LDPC编码器的设计结构，其中主要模块包括数据输入控制器、同步控制器、运算器阵列、FIF()控制器、数据输出控制器等。仿真结果表明QC-LDPC编码器不但优化了硬件资源的占用量，而且完全满足了国标要求。