随着多媒体技术、网络技术及无线移动通信技术的不断发展以及相互融合，图像、视频等大数据量的多媒体内容的传播需求日益增长。实时图像处理在多媒体、HDTV(High Definition Television)、图像通信等领域有着越来越广泛的应用。同时，超大规模集成电路技术的发展使得视频压缩编解码器芯片设计成为了多媒体技术的核心。 变长编码是一种在视频压缩系统中广泛应用的压缩技术，它的主要作用是依据数据的统计特性能使编码的平均长度最小，它已被许多数据压缩标准，如JPEG，MPEG-2和H.264等作为编码方法。 AVS是我国自主开发的数字音视频编解码标准，压缩效率高，适合网络传输以及低廉的专利费用等使得它应用前景非常广阔。有很多公司和研究机构都投入了对这个新标准的开发和研究。 在深入研究了各种熵编码原理的基础上，本文完成了AVS标准中可变长解码器的硬件设计。该设计将变字长解码过程分为码流缓冲接口、解码控制器和可变长解码三个功能模块处理，对解码算法进行了优化。可变长解码模块采用并行解码方法，这样在相同时钟频率下，比串行处理能提供更高的码字输出率。同时，根据AVS标准中VLC码字查找表的特点，还对地址产生电路进行了优化，提高了解码效率。 在设计方法上采用自顶向下的设计方法，以rm52c为基础建立了软件参考模型，然后用硬件描述语言Verilog HDL实现。最后，整个设计及其各个模块都在EDA工具平台上进行了逻辑综合及功能和时序仿真。结果表明，该设计能够实现高清晰度视频的实时解码。