多模基带处理器是一种兼容多标准的通信平台。由于其灵活可配置,正渐渐成为未来通信设备的发展方向。快速傅里叶变换(FFT)及其反变换(IFFT)是数字信号处理中常用的工具,广泛应用于各种通信系统,特别是基于正交频分复用(OFDM)技术的通信系统。因此,对于上述多模基带处理器,多模FFT加速器是必不可少的。它可以减轻系统中其它处理器的运算量从而保持整个系统的性能。本文的研究目标是设计适用于多标准基带处理器的多模FFT加速器,并满足目前主流的通信标准要求,如IEEE802.11,IEEE802.16(WiMAX),DVT-T/H,CMMB等。　　 本文首先在算法级,研究了FFT运算的各种分解方法,并从硬件实现的角度分析比较了这些算法。还针对FFT计算的有限字长问题,提出了一种优化的数据缩放方法,从而在高层次上进行低复杂度的设计。其次,本文在结构级研究了两种常用的FFT处理器结构——基于存储器的结构和流水线结构。在此基础上,设计了两种针对不同应用的多模FFT加速器——高速应用和低功耗低成本应用。对于高速的设计,本文优化了SDF的流水线结构以提高其工作频率,并设计了一种流水线划分方案以提高不同FFT模式的硬件复用。对低功耗低成本的设计,本文提出了一种双路并行处理的数据通路和一种高效的存储器复用方案,有效节省了硬件面积和功耗。此外,在模块级,针对多模的要求,本文从面积和功耗的角度出发,采用了一些设计方法提高硬件的复用度。最后,介绍了本设计的VLSI实现、验证以及芯片测试结果等。　　 本文的两个设计都进行了FPGA验证,并用ASIC方式实现。其中高速的设计方案,支持22到213(共12种模式)变长度FFT运算,在SMIC0.13-μmCMOS工艺下进行了逻辑综合和版图设计,峰值频率可达400MHz,核面积为2.7mm2,经版图后仿,20MHz下的功耗为17.85mW。低功耗低成本的设计方案,支持8192/4096/2048三种变长度FFT运算,吞吐量满足DVB-T/H标准,在SMIC0.18-μmCMOS工艺下进行了流片,核面积为2.83mm2,20MHz下的功耗为25.8mW。以上两个设计在10bit输入13bit输出的条件下,8192点FFT的量化噪声比(SQNR)可达到53.17dB。