论文部分内容阅读
当今大规模集成电路的发展主要体现在电路设计规模的增大和芯片制造工艺的进步两个方面。电路设计规模的增大很快使设计周期变得越来越长,与市场需求相悖,于是人们逐渐开始对电路系统中的某些具有特定功能的模块进行IP(Intellectual Property)设计,然后在每次复杂的电路设计中,都可以直接利用这些事先设计好的IP,这种设计方法被称为IP复用设计,IP复用设计大幅度地降低了电路设计的复杂度,缩短了芯片的设计周期,因此基于IP复用的SOC(System on Chip)设计成为了当今IC设计中的主流设计方法。随着集成电路进入超大规模后,芯片的测试成本变成不能忽视的一部分,有的芯片的测试成本甚至超过了其研制成本,为此,设计者开始在芯片的设计初期就将测试考虑到设计当中,这样大幅度的降低了芯片测试复杂度,这种技术被称为可测性设计技术。存储器作为存储数据的模块是电路中必不可少的组成部分,基于IP复用的SoC芯片则更是集成了许多的存储器,此外存储器一般都是由存储单元组成的阵列结构,高密度和存储功能使得存储器的测试不同于正常的逻辑电路,因此在对SoC芯片进行测试时,需要单独对嵌入在SOC芯片中的存储器进行测试。存储器的可测性设计中,内建自测试(BIST)是普遍采用的设计方案。它以合理的面积开销来为存储器提供测试的激励信号,然后对存储单元进行读或者写操作,最终将存储器内的数据与期望值作比较来检测存储器故障。不同工艺下设计的存储器和测试需求,其测试电路也不一样,本文对当今65nm工艺下存储器的测试电路进行了研究,主要包括存储器测试算法和存储器稳定性测试两个方面。对于存储器测试算法的研究,首先对存储器故障行为进行建模,并为每一种故障行为提出测试方法,其次介绍几种经典的March算法,最后在经典March算法的基础上提出新March算法,并作出算法之间的对比。此外本文自定义了一种MBIST测试电路,介绍该电路的工作原理,并给出了相应的测试方案,最后分析了EDA实现MBIST和自定义MBIST的优缺点。