论文部分内容阅读
随着物联网应用技术的快速发展,超高频射频识别技术以其传输速度快、通信距离远、存储数据容量大等特点而得到广泛应用,高性能的阅读器芯片成为近几年的研究热点,本论文旨在研究高性能单片UHF RFID阅读器芯片的收发模拟基带和数据转换器电路,取得以下研究成果：1.详细调研国内外UHF RFID阅读器芯片中模拟基带和数据转换器电路的现状,分析了EPC Global C1 G2等不同协议标准,在满足多重协议要求下得到本次芯片的系统架构及模块电路的指标要求。2.在接收端,模拟基带部分包括基于改进型Tow-Thomas Biquad的八阶巴特沃斯信道选择滤波器、优化链路噪声性能的前置放大器和直流偏差消除电路,并设计自动频率校准电路,用于校准信道选择滤波器截止频率因工艺变化而导致的偏移,蒙特卡洛仿真显示校准后四种频率模式下偏差分别为±4.34%、±3.73%、±3.21%、±3.08%。模数转换器为10位流水线型,采用八级1.5bit子转换级和末级2bit Flash ADC级联的系统架构,重点分析关键模块高性能增益增强型运算放大器和具有踢回噪声消除技术的比较器,仿真结果显示24MHz采样频率下有效位数达到9.52bit。3.在发射端,设计了一款10bit电流舵型数模转换器,通过Matlab建模分析确定了高6位温度计码和低4位二进制码的编码方式,在分析电流源失配对DAC良率影响的基础上设计了电流源和开关阵列,仿真结果显示在24MHz采样频率下有效位数达到了9.92bit。模拟基带部分则包括脉冲整形滤波器和可变增益放大器,针对线性度和功耗进行分析优化,滤波器中运放的功耗根据截止频率的要求可配置,1.35MHz和250KHz模式下分别消耗电流3.2mA和1.26mA,仿真结果表明在1.35MHz模式下链路等效输入三阶交调点达到了28.1dBm@0dB Gain。