随着集成电路设计技术和制造工艺的飞速发展,单个芯片上晶体管集成规模以及时钟频率都有大幅度的提高,同样芯片的复杂性及设计难度也是与日俱增。特别是在深亚微米超大规模集成电路的设计中,传统的SOC开发已经遇到了诸多的现实挑战:通信成为开发的瓶颈,物理设计的复杂性增加,可测性设计技术的制约,以及系统同步性的实现等。面对以上挑战,特别是可重构性和可测性这两个关键机制也愈发显得重要,片上网络NOC(network on chip)作为一种新的解决途径被提了出来。本文正是围绕NOC中最核心的路由网络架构,结合具体项目,做了以下工作:首先介绍了NOC技术的背景及理论基础,包括架构、算法、通信协议等。然后重点说明了路由节点的设计,并且在传统X5路由结构上,提出了外挂存储器的X6路由结构,并进行了相应路由网络的功能仿真验证。最后通过Quartus II平台,将路由网络在FPGA上实现,并做出相应的性能分析。后来通过其与Nios II多核处理器系统的连接实现完整的NOC16核系统,并分别对经典X5和改进的X6两种结构路由网络进行了吞吐量的比较分析。通过以上介绍的工作,不仅提出了一种简单高效,且能扩展的NOC路由网络架构,而且联合嵌入式多核处理器系统搭建了多核仿真平台。本文内容并不全面,作为初步的研究和探索,争取为后续更深入的设计改进,以及更复杂的应用打下基础。